我想使用VHDL设计一个组合逻辑块,但有时合成结果包含一个无意的锁存器。
为了避免合成器推断锁存器,我需要遵循哪些编码准则?
示例:在一小段代码中,我应该使用if-else语句吗?
如果有人可以得到我想问的问题,请通知我
我不确定您从您的示例中得出的意思。请检查以确保改写符合您的原始意图。
—
W5VO 2011年
@fatai,我已经评论过,在meta.stackexchange.com上有一种删除您的帐户的特定方法。我链接了我被标记的最后一个问题。现场主持人从来没有这种权力。这需要联系开发团队。
—
Kortuk