Questions tagged «vhdl»

VHDL和Verilog是当今的HDL。对于完全没有HDL经验的人来说，这两者的优点是什么？

93 vhdl  verilog  hdl 

我在使用Xilinx ISE，Lattice Diamond等FPGA / HDL工具套件方面有一些经验。一般的工作流程是编写Verilog / VHDL，仿真，测试然后对FPGA进行编程。 我听说有人说ASIC设计有很大不同。两种主要类型的ASIC（门级ASIC和晶体管级ASIC）使用哪些工具集？我一直在研究诸如Catapult C和Cadence C等高级综合工具到硅，但是我从未尝试过。您能否说明ASIC / FPGA领域中可用的不同类型的工具，这些工具可以改变/加快典型的HDL工作流程？

42 fpga  vhdl  verilog  software  asic 

您能推荐VHDL或Verilog中CPU的可读性和教育性实现吗？最好是有据可查的东西。 PS：我知道我可以看opencores，但是我对人们实际看过并发现有趣的东西特别感兴趣。 PS2。对不起，我很抱歉，但是作为新用户，我无法创建新标签

37 microprocessor  fpga  softcore  verilog  vhdl 

我对学习VHDL和Verilog感兴趣。我想知道是否有免费的IDE？

29 vhdl  verilog  ide 

我构建了一个mod-16计数器，输出结果是INTEGER（我看到的所有示例都使用INTEGER）。 我构建了一个十六进制至7段显示的解码器，它的输入是STD_LOGIC_VECTOR（用这种方式编写，因为它很容易映射出真值表）。 我想将计数器的输出连接到解码器的输入，但是尝试在QuartusII中编译时出现“类型不匹配”错误。 有没有一种方法可以将VHDL列表中的INTEGER类型转换为STD_LOGIC_VECTOR类型？

28 vhdl 

我正在寻找可以玩但又不花太多钱的东西。我没有资格获得学术折扣，因此在提出建议时请考虑到这一点。

27 fpga  vhdl 

我想知道组成一个实体之间有什么区别。我想知道在哪种情况下最好使用组件而不是实体。非常感谢。

25 vhdl  components 

我看到了有关VHDL的一个不错的面试问题-构建一个可以接收数字并检测是否可以将其除以5而没有余数的系统。我试图用状态机解决这个问题（我想他们不希望您使用mod或rem），而我确实取得了初步的成功（像5、10、15这样的数字以及像20、40、80这样的数字都可以工作），其他数字（例如130、75等）对我来说却失败了。 我将展示我的状态机，但这是一团糟（不是代码，是绘图），而且就像我说的那样，甚至无法正常工作。 基本上，我想做的是写下可被5整除的二进制数，并构建一个适用于它们的状态机。 如果您能向我展示如何解决此问题以及面对此类问题时如何思考，我将非常高兴。 谢谢！

24 vhdl  state-machines 

似乎世界已经决定了std_logic（和std_logic_vector）是表示VHDL中位的默认方式。替代方法是std_ulogic，但无法解决。 这让我感到惊讶，因为通常情况下，您不是在描述公共汽车，所以您不需要多个驱动程序，也不需要解析信号。这样做的好处std_ulogic是，如果您有多个驱动程序，编译器会提前警告您。 问题：这仅仅是文化/历史问题，还是使用std_logic的技术原因？

24 vhdl 

我这学期有一门数字设计课程，并且很喜欢。现在，我知道嵌入式系统和数字设计中的大多数工作都是先在计算机模拟器上完成，然后再使用硬件实现。所以我想知道如何学习HDL。我有几个问题 什么？我不知道标准是什么，但想学习哪种标准很容易掌握。我知道大多数HDL都是为与FPGA一起使用而设计的，那不是我的意思。 怎么样？我应该阅读带有独立示例的教科书，还是应该从事诸如实施小型系统的项目（可能类似于交通信号灯控制）。 哪里？我从哪里可以获得资源？

24 simulation  vhdl  verilog  hdl 

我在某处读到错误的VHDL代码会导致FPGA损坏。 甚至有可能用VHDL代码损坏FPGA吗？什么样的情况会导致这种情况？最坏的情况是什么？

22 fpga  vhdl 

我必须从0开始研究VHDL，我想拥有一个在Linux内核而不是NT / Windows下运行的选项：有什么提示吗？对于初学者，我也非常感谢与良好VHDL资源的一些良好链接，谢谢。

19 vhdl  ide 

我目前正在使用Xilinx ISE和ISIM在VHDL中设计一个简单的CPU。设计部分进行得非常好，但是我似乎无法找到一种以一致的方式进行验证的方法。 现在，我有一个VHDL测试平台，可以随时更新以测试我正在处理的功能。这是非常临时的，它不能帮助我了解回归，也不能用于验证对规范/指令集的符合性。 我考虑过要开发一个广泛的测试套件，但是问题是，通用零件作为CPU的潜在状态与通用零件相比要大得多。 我正在寻找一种方法，使我能够以更可控的方式执行设计和测试。如果可以的话，可以使用某种“硬件TDD”。这样的事情存在吗？是否可以相对容易地应用于CPU等通用部件？

18 fpga  vhdl  cpu  test 

标题几乎概括了我的问题：是否有任何本机Mac OS X环境可用于VHDL / FPGA入门？

18 fpga  vhdl  mac 

如果在VHDL中将整数用于综合信号和端口等，我有点困惑。 我在顶级端口上使用了std_logic，但是在内部，我一直在各处使用范围整数。但是，我偶然发现了一些提到人们说您应该只将有符号/无符号用于合成目标代码的参考。 我已经去了，重新整理了我当前的项目以使用unsigned ...，而且，这显然很丑陋。 使用整数是否不好？有什么问题？该工具将整数映射到什么宽度上是否存在不确定性？

17 vhdl  synthesis