适用于VHDL和Verilog的免费IDE [关闭]

我对学习VHDL和Verilog感兴趣。我想知道是否有免费的IDE？

第一：欢迎来到逻辑设计世界。

第二，您需要了解VHDL / Verilog中的“ designflow”（重要的流行语！）designflow是：

1. 考虑您要实现的设计，例如加法器
2. 在VHDL / Verilog中实施设计
3. 在VHDL / Verilog中实现测试平台
4. 使用测试平台来模拟您的设计（从步骤2开始）
5. 如果这可行并且仿真成功，则尝试综合设计
6. 做所有其他事情，例如地图，地点和路线
7. 建立一个.bit文件
8. 使用您的JTAG对FPGA进行编程
9. 利润！（希望）

因此，如您所见，这些步骤很多。其中有很多是可用的开源工具。只有免费会很无聊，所以我将尝试向您展示市场。

• 对于步骤1），最重要的是Libre / openOffice Calc，纸张和铅笔，如果您有大型FSM，则可能是Qfsm
• 第2步）您需要一个优秀的编辑器，并选择一个喜欢的编辑器，一切都很好。有一些专门用于VHDL的工具，最好的是sigasi（您必须在Google上搜索它，防止垃圾邮件）。对于此任务，您已经可以使用大型供应商的IDE之一，但是请相信我，这不是您想要的
• 步骤3）->步骤2
• 步骤4）有几种可能性：Xilinx ISim，（Altera）Modelsim，（Lattice）Aldec，ghdl和GTKWave结合使用。我认为还有更多的模拟器，但这对于开始来说应该足够了。尽管所有这些工具都带有完整的IDE（ghdl除外），但它们仅是模拟器。
• 步骤5）帮自己一个忙，请使用FPGA制造商提供的工具。如果您有足够的经验，也可以尝试Icarus Verilog。
• 第6步和第7步）除了使用vendortools没有其他机会
• 步骤8）如此之多的工具，甚至包括FPGA供应商提供的工具。我喜欢使用命令行工具，所以我一直使用一些晦涩的Flash程序，但是vendortools也可以。

希望我能帮上忙

实际上，任何编程IDE或文本编辑器都可以与硬件描述语言一起使用，任何体面的人都应该能够启动编译（针对目标仿真或硬件）工具链。结果，完成某项任务的实际问题是“有什么可用的免费HDL编译器”-答案是诸如Icarus Verliog，GHDL等。将它们与emacs或其他任何东西配对使用，您就可以开始使用了。

但是，当许多人要求提供“ IDE”时，它们的含义是很容易完成的准备工作，通常带有一些上下文提示/帮助。对此的一般答案是大型FPGA公司（例如Xilinx（ISE）或Altera（Quartus））提供的内部工具集的有限“ Web版本”。您实际上不必拥有各自公司的任何硬件来编译设计，也不必拥有它们所包含的模拟器的任何（通常是大小或时间限制）许可。也就是说，以50-150美元的价格购买基本的FPGA板可以使体验更加“真实”，并使您有时会发现某些在模拟器和实际电路之间发生的令人惊讶的差异（通常是由于您拥有的东西而导致的）忽略了充分说明，

最佳选择：Siagsi。可以是独立的，也可以是Eclipse的插件（它们看起来非常相似）。免费版本没有代码重构功能和类似功能，而是简化为“ VHDL IDE”-正是您想要的。

我目前正在使用Xilinx的免费IDE。您可以在这里下载（假设您不住在朝鲜等）：http : //www.xilinx.com/support/download/index.htm

目前，它被称为“ ISE设计套件”，但多年来，Xilinx对其进行了重命名。它是免费的，但不能在真正大型或非常现代的Xilinx FPGA上使用。我现在在Spartan6 LX45设计上使用它，即Digilent Atlys开发板（目前对学术界人士来说是200美元，对外部人士来说是349美元）：http : //www.digilentinc.com/Products/Catalog.cfm? NavPath = 2,400＆Cat = 10＆FPGA

另一个主要的FPGA供应商是Altera。他们也有测试板和免费的称为“ Quartus”的IDE：http : //www.altera.com/products/software/sfw-index.jsp

使用常规的 IDE，您会被它们所提供的东西所吸引。但是，借助Emacs 24，您可以根据自己的奇特需求对其进行自定义！我将其与prelude和突出显示缩进模式一起使用。看多纯净！

Emacs并不完全是一个IDE，但是为什么不使其成为一个呢？

• 版本控制
• 运行外部编译器，lint工具，模拟器，make文件等的热键。
• 可以添加代码折叠
• 插入通用代码块的热键
• 自动评论
• 您可能已经拥有了！

这里有几个免费的IDE：

SystemVerilog，Verilog，VHDL和其他HDL

• EDA Playground是基于Web浏览器的IDE，可为编辑器提供语法高亮显示和多种模拟器。由于它是通过Web浏览器运行的，因此无需安装任何内容。这对于小型原型很有用，但对于大型项目则不然。

SystemVerilog和Verilog

• SVEditor是一个Eclipse插件。您需要提供自己的模拟器。而且，它一次索引1个文件，这比许多商业模拟器所允许的限制更多。建议使用单个顶级文件进行索引。

并没有真正可用于RTL设计的完整IDE。

最好的选择是从带有vhdl或verilog语法插件的emacs或vi开始，并重新映射一些功能键以编译，运行和执行一些基本的版本控制工作。准系统代码的完成是内置于编辑器中的，但是它们并不真正了解VHDL / Verilog。

由于这些尚未在此处提及：

• zamiaCAD，它也是开源的:)
• ActiveHDL Student Edition，很遗憾，它需要学生身份。

对于Verilog，可以在http://www.verilogeditor.com 上找到一个新的编辑器。它基于Eclipse，目前处于Beta版。

我最近找到了一个很好的VHDL / Verilog编辑器（http://www.vide-software.at），它是Microsoft Visual Studio的插件。如果您是学生，那是免费的。否则，许可证费用约为30欧元。

如果您知道并喜欢Visual Studio，则将喜欢此插件！它也非常复杂，因为它支持重命名，查找引用，goto定义，代码完成等。我之前尝试过的大多数（免费）编辑器都缺少这些功能。