可能损坏FPGA的VHDL

我在某处读到错误的VHDL代码会导致FPGA损坏。

甚至有可能用VHDL代码损坏FPGA吗？什么样的情况会导致这种情况？最坏的情况是什么？

除了@Anonymous的答案，还有一些可以构建的设计可能会损坏FPGA的结构。

对于初学者，如果您构建一个非常庞大的设计，其中包含大量寄存器（例如，FPGA的70％），所有寄存器的时钟频率都接近FPGA的最大频率，则可能会严重加热硅。没有足够的冷却，可能会导致物理损坏。我们损失了1万3千美元的FPGA，因为由于开发套件的散热系统太差而使其过热。

另一个更简单的情况是组合循环。例如，如果实例化三个环在一起的非门，并禁用或忽略关于这种结构的合成器警告，则可能形成对FPGA非常不利的东西。在此示例中，您将制作一个多GHz振荡器，该振荡器可能会在很小的区域内产生大量热量，这可能会损坏ALM和周围的逻辑。

在这种情况下，代码不是正确的词。尽管Verilog或VHDL看起来像程序，但编译器的输出是一种配置，该配置被加载到FPGA芯片中并在其中形成电子电路。

我想到两种类型：

• 物理损坏：例如，几个FPGA引脚连接在一起（或连接到另一个设备），并同时开始输出不同的逻辑电压。电流-可能是过大的电流-最终会损坏栅极；
• 逻辑损坏：电路可能无法正确处理闪存芯片或配置设备，并破坏其中的数据映像，最终整个设备会发生故障。

如果任何其他驱动它们的刚度足够大，则将一组输入引脚错误地配置为输出可能会这样做。

我不知道在IO bank由过高的电压（例如3.3V电源和1.8V IO标准，或输入的反方向）供电时，为LVDS或LVCMOS标准之一配置一些引脚是否可行它？

显然，通过做一些愚蠢的事情（例如实例化许多环形振荡器），可能会出现热问题。

可以在运行时使用新的（部分）比特流来重新配置FPGA。通常，此流是从外部源加载的，但是您也可以在FPGA中自行创建（例如，通过嵌入式软核CPU）。使用这样的解决方案（例如，动态重定位子设计）并不能像厂商工具那样提供所有的一致性检查。因此，如果算法被破坏，则可以在FPGA中启用虚假路径晶体管并将其烧毁。

您还可以为PLL或收发器之类的FPGA原语选择错误的操作模式。

动态重新配置就像软件中的自修改代码。