去耦底层电容器？

我在0805封装中的CPLD的每对V _cc / GND 上使用0.01 uF去耦电容器。因此，总共大约八个电容器）。如果将去耦电容器放在底层并使用过孔连接到CPLD / MCU 的V _cc和GND引脚，我发现布线电路板会更容易一些。

这是一个好习惯吗？我了解其目的是最大程度地减少芯片和电容器之间的电流环路。

我的底层也用作接地层。（这是两层板，因此我没有V _cc平面），因此不需要使用过孔连接电容器的接地引脚。显然，芯片的GND引脚通过过孔连接。这是一张图片，可以更好地说明这一点：

朝向电容器的粗线为V _cc（3.3 V），并且已连接至直接来自电源的另一条粗线。我得到V _CC以这种方式，所有的电容。以这种方式连接所有去耦电容器是一种好习惯，还是我会遇到麻烦？

我看到的另一种使用方式是，有一条来自V _cc的走线和一条来自电源的GND走线。然后，去耦电容器会“抽头”到这些走线上。我注意到，在该方法中没有接地平面-只是加厚V- _CC以及从单点接地运行的痕迹。有点像我在上一段中描述的V _cc方法，但也用于GND。

哪种方法更好？

图2

图3

这是去耦电容器的更多图片。我认为其中最好的是电容器位于顶层的电容器-你们同意吗？

如果我想将其连接到接地层，显然需要一个通孔用于GND引脚。关于该值，Altera的文档中规定了0.001uF至0.1uF ，因此我将其设置为0.01uF。不幸的是，即使我在精神上注意到我需要在3 cm以下的地方安装另一个电容器，但我不记得要在原理图上实现它。根据这里的建议，我还将在每个Vdd / GND对上并联并联一个1 uF电容器。

关于功耗-我将为100位移位寄存器使用100个逻辑元素。工作频率在很大程度上取决于我将用来读取移位寄存器的MCU的SPI接口。我将使用AVR Mega 128L允许SPI使用的最低频率（即62.5 kHz）。使用其内部振荡器，微控制器将处于8 MHz。

阅读下面的答案，我现在非常担心我的地平面。如果我了解Olin的回答，就不要将每个电容器的GND引脚连接到接地层。相反，我应该将GND引脚连接到顶层的主GND网络，然后将该GND网络连接到主回路。我在这里正确吗？

如果是这样，我是否应该有一个接地层？板上唯一的其他芯片是MCU和另一个CLPD（不过是相同的设备）。除此之外，它只是一堆插头，连接器和无源元件。

这是具有1 uF电容器和V _cc星型网络的CPLD 。这看起来像是更好的设计吗？

现在，我担心的是，星形点（或区域）将干扰接地平面，因为它们位于同一层。另外请注意，我V连接_CC刚刚较大的电容器V _CC引脚。这是好事还是我应该v连接_CC提供给每个电容分别？

哦，请不要介意不合逻辑的电容器标签。我现在要修复它。

$V_{DD}/V_{SS}$
$\mu$

编辑
您的第三个屏幕截图绝对是最好的选择。（我什至会让走线径直向下。）我认为接地层以及连接到它的过孔都没有问题。只是不要在盖帽和CPLD引脚之间放置过孔。距离帽-CPLD应该非常短，如果可能的话，甚至更短！:-)

编辑2
我没有首先注意包装，但是您的第四个屏幕截图很明显：您的包装非常大。我看到Mark也对此进行了注释，我也同意他的观点：切换到较小的尺寸。如今，0402已成为标准配置，您的PCB组装厂也可能会执行0201。（AVX在0201封装中具有10nF X7R。）较小的封装将使您可以将电容器放置在更靠近IC的位置，但仍留有相邻走线的空间。

进一步阅读
为旁路/去耦应用选择MLC电容器。AVX文档《
使用去耦电容器》。赛普拉斯文件

我同意，总的来说，如果将旁路电容放在要旁路的芯片的另一侧，则没什么大不了的。对于BGA封装，这是绕过某些电源/地线对的唯一方法。关键是要最小化旁路电容环路。如果实现这一目标的最佳方法是将旁路帽放在芯片下，那就可以了。

但是，对于您而言，这没有任何意义。顶盖所在的顶层没有任何东西，因此将其直接连接到引脚，并在接地层上增加一个过孔。

还有另一个原因是我不喜欢绕过布局的布局。您正在运行芯片接地引脚和旁路引脚帽的接地侧（横跨主接地平面）之间的连接。现在，您有了中央馈电的贴片天线，而不是接地平面。尝试使高频环路电流远离接地层。确保芯片和旁路电容之间的环路尽可能短，然后将环路的接地部分一处连接到主接地网。环路的电源部分也是如此。这样既可以保持高频电流，又可以提供良好的接地和电源连接。这与旁路无关紧要，但对于RF辐射而言却很重要。

目的（如您所知）是在电源和地之间提供尽可能低的阻抗，因此，使走线（从引脚到电容器）的走线尽可能短很重要。使用4层或以上的电路板要获得良好的高频性能要容易得多，但是要小心，它可以在2层的电路板上完成。

我已经制作了很多2层FPGA测试板，并在同一层上使用了Steven提到的带帽和走线的方法-通常我会在每组电源引脚上彼此紧挨着使用100nF和10nF（最接近的10nF到引脚），再向外耦合几个1uF和10uF。

如果您在上述设计中使用过孔，那么理想的走线首先是电容器，而不是过孔（即如上所述，但有过孔）。因此，在上述设计中，如果您在引脚和引脚之间有电容器焊盘通孔，然后在通孔旁边（即无迹线，如通孔是焊盘的延伸），则可以创建尽可能小的环路。如果您在下侧盖上盖子（通常使它们“位于” IC下方并带有通孔至接地/电源层），则保持从引脚到通孔的非常短的路径，然后在另一个通孔旁边紧紧盖上侧。

在宽带宽范围内保持低阻抗很重要。不同值的电容器具有不同的SRF（自谐振频率），通常，电容越大，SRF越低。因此，将2 x 1uF，4 x 100nF，8 x 10nF放在CPLD / FPGA导轨上将有助于实现这一目标。如果您查看供应商的应用笔记或开发板原理图，应该会看到一个与上述系统非常相似的去耦系统。

这是一个电容器阻抗在整个频率范围内的示例（来自TI文档）：

如果必须同时使用两种方式，则顶部或底部的盖没有实际区别。

在这种情况下，由于可以直接接地，所以在底部盖上盖子是很好的，并且不可避免地要使用通孔或等效孔。

但是，您说的是，您了解的目的是最大程度地减少芯片和电容之间的环路-然后制作不必要的芯片。它不是很大，但是比所需的要大得多。您从盖帽开始，在IC焊盘下方到达通孔，然后再次回到IC焊盘。您可以将过孔放在IC的外部，紧挨着电容，这样可以使电容和IC之间的环路大约为零，或者更好的是，将电容放在IC下方的IC下方，如图所示，或者电气地最棒的是，n =将通孔略微向下移动，并将封盖紧靠通孔，在通向IC的走线与通孔汇合处，以尽可能减少环路。

有关系吗？-很可能不会。但是，如果您能以约零的成本获得与IC引脚相对应的电容，那是很好的选择。

有一个潜在的更严重的问题：

您询问有关使用轨道/轨道或轨道接地板的VCC / Gnd分布。
这些走线/接地平面可能会更好，因为它可以帮助最小化接地阻抗，但底部走线穿过接地层“横向”的“槽”可能会带来很多麻烦。如图所示，您在底层的插槽中有一个漂亮的小辐射天线。它从IC +通过左手通过，然后在插槽中到达电容+ ve。这可能是几百MHz时有用的耦合环路。

在其他地方，您可以将+ ve放在地平面插槽的顶部轨道中，然后连接到远端（例如，IC + ve，），并将IC接地引脚连接到IC的地平面。然后，电流将通过顶部轨道流经插槽，流到IC，如果IC的gnd引脚流到接地层，则流经gp到达电源，但在途中遇到插槽。为了绕过插槽，它将沿侧面行进到插槽周围的适当低阻抗路径，然后回到顶部轨道下方并继续前进。沿着槽的侧面和周围流动的接地电流使UHF发射器变得非常好。并且还可以充当接收器。

有些人必须设计这些-您可以免费使用它们:-(。

飞思卡尔应用笔记- 紧凑型集成天线 说：

最坏的情况是，如果可以平衡两条路径的最大路径，并在所有点上将轨道间的距离最小化，则最好使用两个接地和V +的顶部轨道。如果可行，最好分配星星。在无法避免在一个电源轨道上有多个馈电的地方，请确保一个位置的组件放置在轨道对上的信号不会对同一轨道对上的其他信号产生不利影响。具有通往单个受电位置的多个基于轨道的电源路径不惜一切代价。在经典的理想系统中，很少有完全可实现的系统，所有电源均呈星形排列，仅在电源处连接。

如果将瓶盖放在底部，则需要在拾取和回流炉中另外放置一块板。这将增加成品板的成本。

有点偏离主题，但由于您的频率要求（非常）适中，因此您可以选择降低CPLD的驱动强度或压摆率（如果支持）。逻辑转换越陡峭，包含的高频分量就越多。较低的压摆率将减少开关瞬变并减少对去耦网络的需求。