为什么上拉电阻比下拉电阻更常见？

我注意到上拉电阻比下拉电阻更常见，为什么？

例如，Arduino的MCU具有内部上拉电路，但是这些内部上拉电路会颠倒您正在处理的事物的物理逻辑（例如，使用开关），而下拉电阻器将完成相同的工作并避免逻辑问题。

• TTL的阈值介于高电平和低电平之间，与地电位相比更接近于地，因此更强，当较强的晶体管将输出下拉至相对较弱的电阻时，它会更好。

• 通常，接地应该是比电源轨更好（例如，更稳定）的参考电压。

• 如果将电阻器连接到目标电压的正轨，则可以将集电极/漏极开路输出用作电压转换器。

• 古代电阻晶体管逻辑甚至始终将其用作其工作原理。

也就是说，某些微控制器具有可配置的内部上拉和下拉，例如NXP LPC1xxx。

这源于TTL时代。浮动TTL输入被视为高电平，不需要上拉。

因此，您只需在输入和接地之间连接一个开关即可。后来，随着CMOS的出现，开关位置保持不变，但浮动输入（开关断开）使输入不确定，因此增加了上拉电阻。

有很多集电极开路和漏极开路输出，需要一个电阻器来驱动逻辑输入。这些几乎可以将输出接地。我不确定是否有任何漏极开路输出将输出拉至正极。此外，在选择的情况下，接地是要拉的更好的电源轨，因为按惯例，它是其余电路的参考电压。同样，如果您不是在驱动逻辑输入而是在切换负载电流，则存在的任何电阻都与限制负载电流有关，而不是与上拉电压有关。

我们可以通过将其上拉（可能是通过高阻抗）到VCC来将高阻抗点设为逻辑1（假设为5V）。但是将dowm拉到同一点可能不会使该点变为GND电位。优质的零逻辑意味着它具有低阻抗吸收能力。

假设您使用NPN晶体管进行了开关，并且将基极上拉。现在您有了一个逻辑电路，该逻辑电路具有一个输入和一个输出。在这里，您永远无法使用下拉电阻关闭电路，只能通过直接将输入端子连接至GND来关闭开关。因此，我们不能说下拉的端子是逻辑零。

但是最终，这取决于我们使用的逻辑类型。