通常，我们使用从国防，航空甚至汽车（制动控制器，ABS）的数十年辛苦学习中汲取的许多高可靠性设计实践。这包括容错方法（n冗余，故障安全等），软件和硬件的严格分析和质量控制以及遵守有关该主题的许多标准。空间环境）。
特别是对于电子产品，电离辐射和地球磁层不足是最主要的问题。由于过于简化，我们可以分为两类：总电离剂量（TID）和单事件效应。两者都有缓解措施，范围包括在专用硬件上投入大量资金，以及可以以更便宜的方式充分减轻影响的巧妙的软件/设计解决方案。
TID确实是听起来像-随着时间的流逝，您会积累电离辐射造成的损害，最终您的半导体不再成为半导体。根据工艺尺寸，组成和许多其他器件级的影响，这些影响差异很大，但您可能会看到的影响包括MOSFET阈值电压漂移-想象一个Vt缓慢向下漂移直到始终导通的N沟道MOSFET。已经开发了一些难以置信的强化过程来支持非常高的剂量-木星注定的朱诺任务在庞大的字面金库中具有一些令人难以置信的硬件。
关于TID的附带说明，当然，由于辐射效应也对地面应用（如核武器）引起关注，因此通常在高剂量率和低剂量率下进行测试。某些半导体器件对这两种器件都表示不同的结果-例如，我读过的一篇论文对LDO进行了高剂量率和低剂量率测试。其中一个使Brokaw带隙电路降级，随着时间的推移会降低输出电压。另一个降低了输出晶体管的贝塔系数，从而随着时间的流逝减小了输出电流。
实际上，也可以在地球上观察到单事件效应，例如，大多数人都熟悉用于关键应用程序的ECC DDR存储器。另外，大多数商用飞机必须考虑到这一点，因为它们的运行高度很高，足以使高能中子引起电子电路故障。通常将其称为“位翻转”-高能粒子在电路中传播，从而产生线性能量转移（LET），可能足以引起位翻转（SEU），闭锁状态（ SEL）由于寄生BJT行为，MOSFET栅极破裂（SEGR）和烧断（SEB）而导致大电流消耗。您可以将导致系统故障的任何事件大致归类为SEFI-单事件功能中断。
我会大喊一声闭锁专门。有一些地面闩锁规范属于JESD78，但并非针对辐射引起的闩锁条件而设计。两者之间的机制相似-寄生NPN结构可以在常规CMOS结构中通电，从而导致从电源到地的低阻抗路径得以建立。当然，这将导致大量电流流经从未为其设计的芯片一部分。请记住，电流密度键合线和管芯的各个部分都是为避免这种情况而设计的，该芯片将死得很火。常见的缓解方法是上游电流传感器，该传感器会做出反应以切断电源并消除闩锁。
在软件和处理器方面，我将其简化为两个主要问题。一种是保护易失性存储器-寄存器文件，RAM（SRAM / DRAM）等。如果您的PC寄存器使用SEU并突然跳过其他地方，那将是不幸的。二是保护非易失性内存-如果软件损坏并无法执行，则它是无用的。通常的易失性保护为ECC（通常为SECDED），并不断进行错误擦洗。对于非易失性来说，它要困难得多-大量的硬化内存的购买成本非常高，这极大地损害了NASA / ESA科学任务。一些人使用n冗余，另一些人使用诸如MRAM或FRAM之类的本机强化技术（在某种程度上，用于COTS工作），而其他人则向供应商支付六位数的费用以提供高可靠性，关键任务存储。
机械上，至少在LEO轨道上，您每45分钟在太阳和黑暗之间进行热循环。这不仅需要经受严峻的发射考验-我的机械同事也设计了一系列要求（我相信其中一部分是GEVS），以确保我们能够在火箭的高G发射中幸免。他们进行了大量的分析和发布前测试，以确保我们在未来的发展中不会成为浮石。在组装时，我们避免使用无铅焊料，并在所有电气组件上涂上保形涂层。
从热学上讲，空间没有对流。对于大功率IC，传热的唯一途径是辐射和传导。必须考虑有趣的散热器设计，才能仅使用这两种方法有效地从设备中散热。此外，在地面上进行测试已成为一种硬件，因为您不仅需要一个保温箱，还需要一个真空箱。这是JPL TVAC会议室的一些图片。
在“新空间”中工作，人们不会建造支持关键国家安全或商业需要的大型GEO / MEO鸟类，因此，经常在地面上进行测试/分析以查看票价后，便会乘坐COTS零件飞行。虽然人们可以花几百美元购买可飞行的，可耐数百克拉的74xx00四与非门，但有些人可能会测试很多74LVC00或类似零件，以查看其价格如何。这全都是您愿意承受的风险。
在进入太空工作之前，我的背景是设计汽车，消费和工业电子产品。因此，我的思维过程常常是“伙计，我将使用那令人敬畏的单片，低功耗，最先进的部件！哦，等等-空间。” 然后通常通过考虑其辐射的知识（来自测试或基于过程技术的预测），考虑如何离散化和最小化，以使该解决方案成为稳定的耐辐射或辐射硬化组件的解决方案性能。