缓冲门的目的是什么？

据我了解，缓冲门与非门相反，并且不会更改输入：

但是，我有时会看到电路中使用的缓冲门IC，而且经验不足的人似乎根本什么也没做。例如，最近我看到在发射极跟随器的输出端使用了同相缓冲门，大致是这样的：

那么，何时需要在电路中使用缓冲集成电路呢？上述示意图中的浇口用途是什么？

缓冲区随时随地使用...好吧...缓冲区。如该词的字面意思。当您需要缓冲输出中的输入时，将使用它们。有无数种使用缓冲区的方法。有数字逻辑门缓冲器，它们在逻辑上是直通的，还有一些模拟缓冲器，它们可作为直通的，但用于模拟电压。后者超出了您的问题范围，但是如果您好奇，请查找“电压跟随器”。

那么什么时候或为什么要使用一个呢？至少在所有最简单，最便宜的缓冲器中，铜线/走线容易获得吗？

原因如下：

1.逻辑隔离。大多数缓冲器具有〜OE引脚或类似的输出使能引脚。这使您可以将任何逻辑线变成三态。如果您希望能够连接或隔离两条总线（如果需要，可以双向使用缓冲区），或者只是一个设备，则该功能特别有用。缓冲区是这些东西之间的缓冲区，它使您可以做到这一点。

2.关卡翻译。许多缓冲器使输出侧可以从与输入侧不同的电压供电。这在转换电压电平方面具有明显的用途。

3.数字化/重复/清理。一些缓冲器具有滞后性，因此它们可以采用正试图很难数字化的信号，但是信号上升时间不佳，或者在阈值等方面玩得不尽人意，然后清理并将其转换为一个清晰，清晰，边缘清晰的数字信号。

4.物理隔离您必须发送比您想像的还要远的数字信号，事情比较嘈杂，并且缓冲区是一个很好的中继器。您可以使用a引脚来代替接收端的GPIO引脚上连接有英尺的pcb走线，充当天线，电感器和电容器，并直接将其想要的任何杂音和可怕性呕吐到该不良引脚的开口中缓冲。现在，GPIO引脚仅能看到其与缓冲器之间的轨迹，并且电流环路是隔离的。哎呀，您现在甚至可以像使用50Ω电阻（或其他电阻）一样正确地终止信号，因为您在发送端也有一个缓冲器，并且可以以永远无法加载小巧的µC引脚的方式加载它们。

5.驱动负载。您的数字输入源的阻抗很高，太高而无法与您要控制的设备实际连接。一个常见的示例可能是LED。因此，您使用缓冲区。您选择了一种可以轻松驱动例如20mA的大电流的驱动器，然后使用缓冲器而不是直接驱动逻辑信号来驱动LED。

示例：您想要I2C总线之类的状态指示LED，但是将LED直接添加到I2C线路会导致信号问题。因此，您使用缓冲区。

6.牺牲。缓冲区通常具有各种保护功能，例如ESD保护等，而通常没有。但是无论哪种方式，它们都充当着事物与另一事物之间的缓冲。如果您遇到的东西可能会遇到某种可能损坏某物的瞬态条件，则可以在该东西与瞬态源之间放置一个缓冲区。

换句话说，芯片喜欢爆炸几乎就像他们喜欢半导体一样爆炸。而且在大多数情况下，当出现问题时，芯片会爆炸。如果没有缓冲区，那么无论何时，瞬态都会左右击穿芯片，它们会深入到电路中并立即破坏一堆芯片。缓冲区可以防止这种情况。我是牺牲缓冲区的忠实拥护者。如果有什么爆炸的话，我宁愿它是一个50美分的缓冲器而不是一个1000美元的FPGA。

这些是我想到的最常见的一些原因。我确定还有其他情况，也许您会通过更多用途获得更多答案。我认为每个人都会同意缓冲区非常有用，即使乍看之下它们似乎毫无意义。

简单的缓冲门有一些应用：

• 在较老的日子里，在那里有有限扇出一个逻辑输出的，当馈送到多个后续输入。如果我没记错的话，TTL LS大约是5。因此，如果您使用一个输出来提供5个以上的输入，则不再保证逻辑电平。您可以使用缓冲区来解决此问题。每个缓冲区可以提供另外5个输入（涉及一些延迟）。现在，对于CMOS而言，它不再是真正相关的了，扇出更大了几个数量级，这再也不是问题。
• 它可以用来“放大”微弱的信号。如果信号具有非常高的阻抗，并且您希望将其用作具有低输入阻抗的电路的输入，则逻辑电平将不在规格范围内。也许这是您特定示例中的用法。
• 可以用作小的延迟线。
• 通常，缓冲区有一个施密特触发器输入（但是我们通常会在缓冲区三角形中画一个小的“磁滞”符号：⎎，看来情况并非如此）。因此，如果逻辑电平介于高电平和低电平之间，则仍可以预定义输出（它保持在原来的电平）。当将模拟信号（例如，来自传感器的信号）连接到数字输入时，这有很多用途。

除此之外，它的用法并不多。这就是为什么我们实际上不容易找到它们的原因。

当需要满足非功能性要求时，通常使用速度（或影响速度的输入/输出阻抗）来使用缓冲器。抽象电路通常没有显示足够的细节来满足这种需求。在您的电路中，R1可能太高而无法以快速可靠的方式将连接到输出的任何信号驱动为低电平。

另一个原因可能是缓冲器包含输出保护（电流限制，ESD保护）。