Answers:
在我看来，（Sparky256）接受的答案只是将PLL视为一个滤波器，而完全忽略了其实际用途，后者是一个控制系统，控制信号的相位。控制系统的顺序表示其内部状态的数量。在具有单个输入的系统中，超出第一状态（顺序）的状态等效于受控变量的导数。
具体而言，在PLL中，受控变量通常是信号的相位。PLL尝试产生锁相。因此，第一阶用于相位变量/状态，第二阶是第一阶的导数，即频率，依此类推。
对于简单的频率合成器，一阶PLL可能就足够了，但是对于QPSK解调器，可能会缺少一阶PLL，因为调制器和解调器之间的任何载波频率偏移将始终产生恒定的相位滞后，只能通过以下方法消除：二阶PLL。相位滞后意味着I和Q通道无法固定（它们一直在“移动”）。因此，QPSK解调器应具有至少具有2种状态（即2阶或更高）的PLL。
此外，与此处的评论和答案中普遍存在的某些概念相反，较高的顺序不会使系统变慢，也不会使其变快。响应时间取决于所有系统参数，主要取决于其系数的值（或滤波器设计术语中其极点和零点的位置）。
我发现此链接指向了一个令人惊叹的文档，其中阐明了多达4阶过滤器的详细信息。
滤波器阶数仅指用于对相位比较器输出进行滤波的极数，因此它可以为VCO提供平滑的DC误差电压。
一阶滤波器实际上只是VCO的滤波器特性，需要最少的时间来稳定下来（零相位）以适应频率或相位跟踪的变化。原始相位比较器的输出电压被馈送到VCO（压控振荡器），只有噪声尖峰被滤除。这种类型可以快速跟踪频率变化并快速锁定到最新设置，但是在锁定到新频率之前，其输出可能会不稳定。
二阶滤波器具有1个RC级，可以是无源的，也可以是使用运算放大器进行更陡峭的滚降的。锁定到新频率（零相位）要慢一点，但是稳定下来并保持稳定则不稳定。推荐用于大多数所有PLL设计。
三阶滤波器使用可选的运算放大器和双RC网络。它的沉降速度比其他方法慢，但即使使用复杂的调制方案，也可以保持稳定，从而更好地容忍FSK / QFSK / QPSK。必须针对给定的波特率范围调整RC网络，以便尽快跟踪比特率的实际变化。
PLL环路必须始终能够相当快地找到并锁定新的载波频率，否则将发生数据丢失，从而迫使重新发送数据包或首先发送EOF / EOL / EOT命令。幸运的是，快速的MPU可以仿真或内置整个PLL功能块，因此很少使用模拟滤波器和分立PLL电路。使用QPSK作为搜索词，您会发现很多支持IC和即用型模块。注意任何“特殊”软件或许可协议。
这些答案被理论术语和实施细节所迷惑。最终没有解决选择PLL解调诸如QPSK之类的相位调制方案的原始问题。
解调不依赖于PLL的顺序。
不过，让我们简单介绍一下订单。
二阶PLL由于具有所谓的积分器，因此消除了相位误差问题。
PLL顺序讨论的结尾。
使用PLL解调QPSK或BPSK取决于您的错误检测器。为简单起见，让我们在下面讨论BPSK：
为了使用PLL解调BPSK信号，我们修改了PLL的检错器，以使环路VCO相对于输入信号锁定为0度或180度。因此，PLL VCO的输出与输入同相或异相180度。就循环而言，由于修改了错误检测器，它认为它具有零错误。
当输入切换相位时，环路将不再执行任何操作，因为环路将锁定在0度或180度上。但是，环路中的某些信号将从正变为负，您可以使用此变化来检测信号是否切换了相位。
相同的概念扩展到QPSK，其中PLL对检测输入信号中90度，180度和270度的相位变化不了解。
可以解调BPSK的PLL称为Costas环路。
我写了这篇关于如何在软件中实现Costas循环的论文，其中包含我在此详细介绍的所有信息。