Answers:
“三态”是指高阻抗的状态。引脚可以拉至0 V（通常为灌电流），可以拉至5 V（通常为拉电流），也可以变为高阻抗（如输入）。
这个想法是，如果一个引脚处于高阻抗状态，则可以通过一个外部设备将其拉高或拉低，而不会流过太多电流。您会在双向串行线上看到这种情况，其中有时引脚是输出，有时是输入。当它是输入时，它是“三态”的，允许外部芯片控制其逻辑电平。
在您的情况下这有意义吗？
三态的想法是允许多个输出设备共享一条总线。例如，多个RAM / ROM芯片可以连接到数据总线。只有选定的芯片将具有有效输出（高或低电平），其他芯片（未选择）将其所有输出都设置为高阻抗状态（第三状态）。为了使输出设备共享总线，它们必须具有三态功能（通常由芯片使能/方向引脚控制）。对于微处理器，微控制器的高阻抗状态允许其他设备使用总线（对于智能I / O设备，DMA等常见）。