Questions tagged «cmos»

我在这里读了很多话题。我读过一些人说我更喜欢“具有CMOS特性”等等，在某些数据表（如AVR）中，他们说它具有CMOS特性，等等...我还记得“兼容CMOS”这个词吗？ 那么，为什么具有“ CMOS特性”会让人们感到骄傲呢？

31 cmos 

在CMOS微控制器上将引脚“三态”是什么意思？

26 microcontroller  pins  cmos 

我前一段时间开始玩电子产品，并使用晶体管制作简单的逻辑门。我知道现代集成电路使用CMOS而不是晶体管晶体管逻辑。我不禁要问的是CPU的设计方式。 设计是否仍在（亚）逻辑门级别完成，或者在该领域中没有太多创新了，我们是否已经进入了更高的抽象级别？我知道ALU是如何构建的，但是CPU的功能远不止于此。 数十亿个晶体管的设计从何而来？它们主要是由软件自动生成，还是还有很多手动优化？

21 design  cpu  cmos 

这是FAN3100栅极驱动器IC的结构： （摘自其数据表） 如您所见-有两个输出开关：CMOS和BJT。 为什么他们都把它们都放？

20 bjt  cmos  gate-driving  fet 

我将n个mosfet门连接到4043逻辑，Id约为100mA。4043和mosfet都具有+ 5v。我打算使用2N7000 mosfet 问题是：我需要在4043和mosfet之间连接多少栅极电阻？逻辑输出有时会迅速投入使用。多快？主板硬盘控制。我是否需要在4043和mosfet之间放置从逻辑下拉电阻到-0v的电阻？

20 resistors  mosfet  cmos 

CMOS大大降低了IC的电流消耗，因为其中一个互补FET始终处于非导电模式，因此在状态之间的过渡期间只有电流流动，这仅仅是栅极等效电容和当两个闸门都暂时打开时，可能有些泄漏。 从理论上讲，是否可以使逻辑门在改变状态时（使用任何现实的技术）具有零泄漏，并且信号随电压的变化而引起电压的其他变化而通过电路？如果没有，理论上的最小值是多少？

18 current  cmos  energy  theory 

因此，我知道这可能不是问这个问题的最佳地点，但是也许你们中的一些人熟悉数字无反光镜相机的原理和CMOS传感器的技术。 我不太了解为什么与机械快门组合使用时会产生滚动快门伪影的电子图像传感器无法产生此问题的图像。我没有得到的是以下内容： 由于传感器从一侧到另一侧（通常是从上到下）的读数而发生卷帘快门，因此实际图像是从连续的不同时刻的扫描线上缝在一起的。以我的理解，扫描线读数模拟了机械快门窗口在传感器（？）上方移动。现在，当在传感器前面使用机械快门时，快门将接管此任务，而传感器一次会全局读取一次（？）。因此，滚动快门伪影不会出现在最终图像中。但是，如果一次可以全局读取传感器，为什么在使用电子快门时不仅仅发生这种情况？为什么不能仅在1/2000秒内完全打开和关闭传感器，避免卷帘快门？为什么需要“扫描线法”来拍摄图像， 当我有相机时，可以使用机械快门以10fps拍摄静止图像，这为什么不代表传感器可以电子方式以10fps拍摄图像而又不会产生滚动快门？ 我发现这篇文章解释了卷帘的一般原因，但没有具体问题。 我什至不知道我的假设是否正确，但是如果有人可以对此有所了解，我会感到很高兴。

16 sensor  cmos  camera  physics  image-sensor 

我将ATF16V8 PLD用于一些简单的胶合逻辑。在原型板上进行测试时，我注意到它几乎立即变热。我检查了是否没有输出短路，但我也知道许多输入未连接。 ATF16V8是CMOS电路，我读到浮动输入可能是该技术的一个问题，与TTL不同。这可能是热量输出的原因吗？为什么？

12 power  heat  cmos  input 

至于我所描述的问题研究在这里，我发现这条赛道由马克西姆： 这是时钟倍频器，并且在我的情况下必须非常合适，因为输入频率非常明确。 但是，通过浏览数据手册，我发现MAX9010输出TTL电平，而74VHC86接受CMOS电平（0.7 * Vcc）。通常，我找不到在5V下运行CMOS输出的高速比较器。 我应该特别注意这个问题-电路可能无法产生适当的时钟时，在什么情况下发生？ 您能否总体上反馈电路？我的评估表明，在R1 = 1k和C1 = 15pF的情况下，它应该可以正常工作，将21.47727 MHz倍增至42.95454 MHz（但是，在现实生活中肯定需要进行原型设计和调整）。 PS最后几天，我回顾了许多用于管理时钟的设计，我的感觉是它们在很大程度上是一种“营销文章”，不适合直接应用-文章谈论了很多电路的优点，但几乎没有陈述缺点（由传播延迟，频率范围等引起），因此，不对目标条件进行建模和适当模拟而直接实施所说的内容确实是个坏主意。 更新：正如我怀疑的那样，该电路是设计用于理想条件下的理想设计。在现实生活中构建时，如果不投资以下领域，它将无法正常运行： 电源必须最大清洁。由于电源轨中的噪声，分压器的电平会波动，从而导致比较器输出端出现尖峰和误报； 比较器可能会（会）在切换时从分压器的正输入吸收一些电流（参考电压）。它也可能会稍微改变参考点。 具有如此小的电容的RC极易受到周围的其他电容和EMI的影响，（最好）改变调谐占空比或使x2乘法级出现故障。 另外，我使用MAX999构建了该电路，但其LTSpice模型有故障。Maxim的支持已得到证实，希望他们会修复它。 我将放弃此设计，而是考虑使用ICS501。

11 voltage  clock  cmos  ttl 

我刚刚读了一份应用笔记，但对这句话感到困惑：“工程师们经常将MOSFET视为单个功率晶体管，但它是成千上万个并联的微小功率FET单元的集合。” 这怎么可能 ？在每一堂课中，我都是以单个本体而不是“数千个功率FET单元的集合”来了解MOSFET的横截面的。 所以问题是：该应用笔记是指一种特殊类型的MOS还是我一生都在撒谎？

11 transistors  mosfet  cmos 

我经常看到仅在伏特（例如7-12V）中指定功率要求的设备，而在安培数中却没有。我一直想运行各种壁式疣和电池嵌入式设备（这些设备带有调节器，不用担心），但是我一直很犹豫，因为我不知道这些设备的安培数要求。 我的问题是：对于微控制器等，是否存在“可理解”的标准安培数？ 有人告诉我，安培数并不重要，但是我要有所不同，因为我非常确定，如果我以10亿美元的价格提供7伏特电压（9伏特）的7-12伏特电压，它会爆炸。 编辑：简单地说。电源的额定功率是在过热和损坏之前可以承受的安培数？

11 power-supply  cmos 

有几个问题提到标准CMOS工艺与DRAM制造之间的区别： 为什么微控制器的RAM这么少？ 他们在制造SDRAM时如何将逻辑集成到DRAM工艺中？ 这些差异到底是什么？或者这完全是商业秘密吗？我想为对光刻工艺有一般高级了解的人提供详细的答案。

10 cmos  vlsi  dram 

Q11是否在4060 IC上被遗漏了？我已经知道这样做是为了延长最大脉冲时间（最高时钟分频器），但是为什么要在Q11上完成呢？为什么不Q12并因此拥有完整的8位计数器（Q4-Q11）？

10 digital-logic  integrated-circuit  timer  cmos 

阅读有关BIOS / CMOS的计算机硬件课程后，我仍然无法确定为什么不使用CMOS技术构建BIOS的ROM芯片的原因，以及为什么将其连接到名为“ CMOS”的单独芯片上以存储BIOS的原因。配置信息。 这来自讲义： 程序存储在系统BIOS芯片上，而可变数据存储在CMOS芯片上 CMOS硬件组：通用，必要但可能会更改的硬件– RAM，硬盘驱动器，软盘驱动器，串行和并行端口 我知道BIOS存储在闪存中，并且与其他实现相比，CMOS MOSFET技术的功耗更低。 为什么只有像其他存储设备一样不使用CMOS的BIOS ROM才有优势？为什么不能将BIOS配置信息存储在其自己的ROM芯片中而不是“ CMOS芯片”中？

9 mosfet  cmos  flash  computer-architecture  rom 

我认为，对于电流的CPU电源我和电压ü是我·U 。 我想知道如何从维基百科得出以下结论？ CPU消耗的功率大约与CPU频率成正比，并且与CPU电压的平方成正比： P = CV 2 f （其中C是电容，f是频率，V是电压）。

9 power  capacitor  mosfet  cpu  cmos