Questions tagged «vlsi»

已关闭。这个问题是基于观点的。它当前不接受答案。 想改善这个问题吗？更新问题，以便通过编辑此帖子以事实和引用的形式回答。 11个月前关闭。 据我了解，大多数现代消费类CPU都基于同步逻辑。一些高速应用程序（信号处理等）使用异步逻辑来提高其速度。 但是，在当今市场中，消费类产品的速度是主要卖点之一（请参阅AMD与Intel的比较。）难道比采用完全异步逻辑开发更复杂的光刻技术还快吗？还是对于VLSI应用而言，异步逻辑是否过于复杂/不切实际？

19 digital-logic  vlsi  synchronous 

一鸡位 “是可以通过设计师的芯片的功能禁用一个使用一个芯片上的位，如果它证明故障或负面影响的表现。” 符合太空要求的逻辑组件会保留此功能吗，还是符合太空要求的IC的最终设计“最佳实践”将多余的功能从最终的芯片中移出？ 我的猜测是，如果在最终模具中留下了性能不佳的特征，则鸡钻头可能会受到SEE（单事件效应）或其他辐射效应的影响，从而冒着激活不期望的风险。功能，并可能影响太空任务。

12 integrated-circuit  vlsi  radiation  space 

有几个问题提到标准CMOS工艺与DRAM制造之间的区别： 为什么微控制器的RAM这么少？ 他们在制造SDRAM时如何将逻辑集成到DRAM工艺中？ 这些差异到底是什么？或者这完全是商业秘密吗？我想为对光刻工艺有一般高级了解的人提供详细的答案。

10 cmos  vlsi  dram 

我发现没有适当的成熟工具来设计和原型化异步电路，这让我感到惊讶，并在一定程度上感到震惊。 我一直在使用Google和其他方法进行搜索，以找到一种设计VLSI异步电路的好方法，但是到目前为止，搜索未能给出答案。 有一些废弃的工具，如Balsa等，用于使VLSI设计自动化，但是它们完全没有文档记录，很难使用。我正在寻找的是在同步世界中拥有的类似FPGA的产品。 无论如何，如果您共享可靠工具的名称以及减轻异步电路设计负担的原型硬件，我将不胜感激。

9 fpga  vlsi  eda 

我一直读到RTL代码中声明的延迟永远无法合成。它们仅用于仿真目的，现代综合工具只会忽略代码中的延迟声明。 例如：x = #10 y;将被x = y;综合工具视为。 无法合成任何硬件描述语言（例如，VHDL，Verilog或Sytem-Verilog）中的延迟声明的原因是什么？

8 verilog  vlsi  system-verilog  asic