这个电路有边际电压电平问题吗？

至于我所描述的问题研究在这里，我发现这条赛道由马克西姆：

这是时钟倍频器，并且在我的情况下必须非常合适，因为输入频率非常明确。

但是，通过浏览数据手册，我发现MAX9010输出TTL电平，而74VHC86接受CMOS电平（0.7 * Vcc）。通常，我找不到在5V下运行CMOS输出的高速比较器。

我应该特别注意这个问题-电路可能无法产生适当的时钟时，在什么情况下发生？

您能否总体上反馈电路？我的评估表明，在R1 = 1k和C1 = 15pF的情况下，它应该可以正常工作，将21.47727 MHz倍增至42.95454 MHz（但是，在现实生活中肯定需要进行原型设计和调整）。

PS最后几天，我回顾了许多用于管理时钟的设计，我的感觉是它们在很大程度上是一种“营销文章”，不适合直接应用-文章谈论了很多电路的优点，但几乎没有陈述缺点（由传播延迟，频率范围等引起），因此，不对目标条件进行建模和适当模拟而直接实施所说的内容确实是个坏主意。

更新：正如我怀疑的那样，该电路是设计用于理想条件下的理想设计。在现实生活中构建时，如果不投资以下领域，它将无法正常运行：

1. 电源必须最大清洁。由于电源轨中的噪声，分压器的电平会波动，从而导致比较器输出端出现尖峰和误报；
2. 比较器可能会（会）在切换时从分压器的正输入吸收一些电流（参考电压）。它也可能会稍微改变参考点。
3. 具有如此小的电容的RC极易受到周围的其他电容和EMI的影响，（最好）改变调谐占空比或使x2乘法级出现故障。

另外，我使用MAX999构建了该电路，但其LTSpice模型有故障。Maxim的支持已得到证实，希望他们会修复它。

我将放弃此设计，而是考虑使用ICS501。

但是，通过浏览数据手册，我发现MAX9010输出TTL电平，而74VHC86接受CMOS电平（0.7 * Vcc）。

那是个好地方，我同意你的看法-也许你应该告知Maxim的躲闪赛道。他们真丢人。

我应该特别注意这个问题-电路可能无法产生适当的时钟时，在什么情况下发生？

是的，如果不降低74系列的电源轨，就不能将这两个芯片一起使用。也许可以尝试使用MAX999-它的传播时间（4.5 ns）稍快，但重要的是，击中了输出端的电源，因此将驱动74芯片。

您所需的延迟仅为25nS。我会考虑简化电路，以使用74HC86封装中的两个或三个其他门来提供延迟，它们的标称Tpd在5v至15pF时为11nS。如果没有额外的电容负载，它们的延迟可能会少一些。它们的延迟将受到电源电压的强烈影响，因此，只有在电源电压调节良好的情况下，才应使用此方法。