上电时SRAM不是空白，这正常吗？

我终于完成了Z80内存板的工作，但令我失望的是，它无法正常工作（将地址线连接到某些LED上的简单NOP测试），因为计数器迅速呈螺旋形失控，而不是按需增加。但是，我不是一个愿意放弃的人，经过大约三十分钟的连续性测试，发现没有短路和所有正确的连接之后，我终于想到要检查SRAM芯片是否在所有0都接通的情况下通电。我很清楚，SRAM（除非是非易失性的，除非我的特定芯片不​​是非易失性的）会在断电时丢失其所有内容，但是我一直认为，当它重新获得时将充满0（即“空”）。功率。每次复位电源时，我正在使用的SRAM似乎随机填充有1和0。它永远不会记住任何数据，但它不会空载。这并不是真正的问题，因为我可以简单地在ROM中编写一个小程序，以在加电时将全0加载到RAM中，尽管我仍然想知道这是否是SRAM的工作方式。谢谢！

编辑：我忘了提到使用ROM将0加载到SRAM之后，系统工作正常，所以这确实是问题。

除非您已编程了初始状态，否则它将或多或少是随机的。尽管这可能因不同的SRAM实现而异。您还说“空白”。有人可能会认为随机数比所有0都“空白”。

SRAM存储器将存储器存储在背对背的逆变器中。

这形成了一个双稳态系统（两个非常稳定的状态，亚稳态将它们分开）。因此，加电后，背靠背的逆变器将短暂地处于亚稳态。

发生这种情况的原因是，随着电压的升高（从接通），背对背反相器的NMOS和PMOS都将“相等”地接通，将两个位节点保持在电源电压的一半（这是亚稳态）。最终，一些热噪声（或任何引入变化的过程）会将此值推低或拉高一点。此时，位节点会陷入其双稳态状态之一。

• 作为一个例子，考虑$Q=Q'=\frac{V_{supply}}{2}$
• 接着，Q上一些热噪声增加电压至$\frac{V_{supply}}{2} + \delta$
• 现在，馈送Q'的NMOS仅打开了一点。馈送Q'的PMOS关闭了一点点。所以Q”从拉下到V小号û p p 升$\frac{V_{supply}}{2}$。$\frac{V_{supply}}{2} - \delta$
• 接下来，由于FET的驱动Q节点的栅极电压降低，因此PMOS导通更多（NMOS关断更多）。这导致Q进一步增加到电源。这样可以快速将Q'捕捉为0，将Q捕捉为1。

实际上，甚至有一篇论文“上电SRAM状态作为识别指纹和真实随机数的来源”

本文中包含的一个非常有用的情节如下。虚线表示电源电压上升：

• 在左边，一切都是平等的。在这种情况下，由于温度或其他多种因素导致的随机变化会使位节点进入一种状态或另一种状态。
• 在右侧，有一个位节点，它有偏斜（故意或其他方式倾斜），以更有可能在特定状态下初始化。

根据当前使用的SRAM中每个位节点的制造方式，您最终会或多或少地遇到上述两种情况之一。在这两种情况下，除非您有意使SRAM倾斜，否则初始输出看起来或多或少是随机的。在左侧情况下，每次后续加电将生成更多随机模式。在正确的情况下，初始启动似乎是随机的。但是进一步的加电将导致SRAM趋向于处于某些特定状态。

与SRAM一起工作了很多年，我可以告诉您它会以看似随机的内容加电，尽管我看到器件每次都以几乎相同的随机外观加电。如果断电周期足够短（取决于电源特性以及旁路电容器的数量和值），则先前写入的数据的较大片段可能会在断电周期中残留在SRAM中-尽管内容会损坏。

一位存储在由6个或更多晶体管组成的电路的SRAM中。如果要为SRAM定义上电复位行为，则每个RAM单元仅需要6个以上的晶体管。所需的芯片面积将大得多，而SRAM芯片将更昂贵。这是同时对所有位进行并行上电复位。串行复位将需要一个振荡器，一个地址计数器和上电期间足够的时间来依次复位所有RAM位或字节。如果处理器在串行加电复位完成之前访问SRAM，则可能会发生错误，并且数据可能会丢失或更改。

微处理器具有一些编程环境，具有多个RAM区域的详细存储器映射。您可以根据应用程序的需要定义一个带或不带上电复位的区域。同一SRAM中可能有几个不同的区域。并非总是需要在程序启动时复位整个SRAM。