上拉电阻澄清

我刚接触电子产品，所以很难理解“上拉电阻”的原理。我已经阅读了很多有关此的文章，我想我已经明白了，但是我不确定100％，所以我有一个问题。在本文的第一张图片之后，它说：

当按下瞬时按钮时，它将I / O引脚连接到Vcc，微控制器会将输入注册为高电平。

但是我不明白。VCC在哪里？据我所知，这种模式没有电源，只有连接到按钮的微控制器都接地，所以该电路中怎么可能有电压呢？

这篇文章似乎很令人困惑：文本和数字不匹配。我将在此处尝试提供与此处相同的三个原理图，并希望给出更匹配的解释。

假设U1是您的微控制器，P1是配置为输入的I / O引脚。（实际上，它可以是任何逻辑门。）与U1的其他连接并不重要，因此未显示，但假定它具有电源连接和其他必需品。

（1）如果按下按钮，则端口P1接地，并且将感测到低逻辑电平。但是当释放按钮时，该端口未在任何地方连接，而是在浮动。没有确定的电压，因此即使很小的噪声也可能导致数字输入从一个值切换到另一个值。它还可能会振荡，并导致功耗增加。不好。

（2）现在，当在按钮没有按下，该端口将感测高的水平，因为它直接连接到Vcc。但是，如果按下该按钮，则Vcc会接地短路，电源可能会烧毁。更糟。

（3）在此，如果未按下按钮，则端口将再次感测到高逻辑电平：通过电阻将其拉高。（由于数字输入的阻抗非常高，因此电阻上没有电压损耗，因此流向端口的电流大约为零。）

按下按钮时，端口直接接地，因此感觉到低电平。现在，电流将从Vcc流到地，但是电阻器会将其限制在一个合理的范围内。很好

在此示意图中，未按下的按钮读取为高值（1），而按下的按钮读取为低值（0）。这称为低电平有效逻辑。交换电阻器和开关会将其反转，这样，未按下的按钮将显示为低（0），而按下的按钮将显示为高（1）。（高电平有效逻辑。）

^{模拟该电路 –使用CircuitLab创建的原理图}

当没有输入到引脚时，上拉或下拉电阻器将输入“保持”在特定的电平，而不是使输入浮动。

当您考虑附图中的图1时，将开关断开将不会为该引脚提供任何电气连接，从而允许杂散干扰，内部泄漏等影响输入引脚的电压。这些外部影响可能导致输入被解释为波动值，从而导致意外振荡或意外输出。

因此，为了确保引脚保持在“已知”状态，必须始终将其连接到VCC或GND。见图2。但是，存在一个问题：如果将引脚连接到VCC以将其保持在“高”状态，然后将开关连接到GND并按下该开关，则会产生直接短路！您可能会烧断保险丝，损坏电源，烧坏东西等。

因此，您可以通过上拉/下拉电阻连接输入，而不是直接将输入连接到VCC或GND。在图3中，他们使用上拉电阻将输入连接到VCC。

当引脚上没有其他输入时，几乎零电流流过上拉电阻。因此，其两端的压降很小。这样就可以在输入引脚上看到整个VCC电压。换句话说，输入引脚被保持为“高”。

当您的开关闭合时，输入和上拉电阻连接到GND。一些电流开始流过上拉电路。但是，由于它的电阻比通向GND的导线的电阻高得多，因此几乎所有上拉电阻上的电压降都会导致输入引脚上出现〜0 V的电压。

您可以选择一个相对较高值的电阻器，以将电流限制在一个合理的值，但又不能过高而超过输入的内部电阻。

上拉电阻器可让您在不存在输入的情况下将输入保持在已知状态，但仍可让您灵活输入信号而不会产生短路。

这篇文章令人困惑，但这是要点。逆变器具有高输入阻抗，因此不应处于浮动状态，因为它可能会假设为逻辑0或逻辑1或在两者之间振荡。

^{模拟该电路 –使用CircuitLab创建的原理图}

• （a）如果没有上拉，我们将需要一个转换开关在Vss和GND（地）之间交替。这种布置将以一种或另一种方式牢固地切换输入，但是当输入瞬时浮置时，在切换触头的转换期间存在问题。例如，这可能导致它在存在电磁干扰（EMI）的情况下振荡。
• （b）解决了两个问题：使用更简单的开关，并且在没有开关闭合的情况下，输入被拉高。当开关闭合时，输入被拉低。
• （c）以相反的方式显示相同的排列。开关打开拉低。

（b）中的布置更为常见，因为许多IC逻辑器件都具有内部上拉电阻，从而在使用该布置时可减少组件数量和PCB面积。

请注意，在许多原理图中都假定了电源和地。例如，在逻辑门的情况下，有2、4或6个逻辑门的公共Vss和接地连接。为每个门显示它们是没有意义的，因此将它们与原理图上其他位置的去耦电容器分别假定或显示。

好吧，这是一个非门，所以我想我们应该想象一个I / O引脚连接在没有串联电阻的情况下无法正确显示LED的情况。当您将输入接地时，输出应转到Vcc（也可以称为Vdd，这是另一回事）。

在逻辑门上不显示电源引脚是很正常的。这只是为了减少原理图中的混乱。请注意，逻辑门上的接地电源引脚也未显示。

当您在同一块板上混有逻辑电压（例如1.8V，3.3V和5V）时，这会让人感到困惑（隐藏引脚），因此我通常不会自己这样做，但是在太平日里确实节省了一些混乱当所有电压都从5V运行时。

^{模拟该电路 –使用CircuitLab创建的原理图}

上拉或下拉电阻器用于固定逻辑电平（GND为0或VCC为1）。电阻具有比按钮更高的阻抗。当您按下按钮时，电平可以改变（如果有线正确）。

图中代表MCU的“非门”是非常基本的，作者省略了VCC电源。当然，在图2和3中，Vcc存在且连接良好。

您选择的感觉是为了解释“主动高位”逻辑。与图1相对应的是

使用上拉电阻，I / O引脚通常会显示逻辑高电平，按下按钮时会看到低电平

由于CMOS上的浮动输入可能泄漏到错误的输入电平，因此容易产生杂散噪声，因此uC输入端口中的隐藏输入上拉电阻R会接地，或者外部偏置R会连接到一个电源轨Vdd或Vss并切换至相反的轨道。