40 Gbit / s以太网接口如何处理硅中的数据包?


24

40 Gbit / s以太网接口上应具有40 GHz信号。普通的硅IC技术如何处理这种奇特的野兽?

我最好的猜测是内部使用了各种并行总线,但是在这些东西的内部却没有发现太多。


20
您不需要40GHz信号即可传输400亿比特,因为您可以在一个时钟周期内发送多个比特。例如,通过区分更多的电压电平(例如SSD TLC,MLC等)或通过泵浦
phuclv

3
或通过多根平行线传输。
user253751 '16

1
或者,如果包含模拟信号,则可以选择多个频率+相位,等等...
Mark K Cowan

Answers:


23

有几种方法可以使数据链接更快:

  • 每秒进行更多传输
  • 每次传输发送更多位
  • 并行运行多个链接

40G以太网可以完成所有这些工作:根据Wikipedia的说法,它使用4个通道,每个通道以1.6GHz的频率运行,每个时钟周期传输6.25位,因此总带宽为40Gbit / s。

这是一张图片,向您展示了它与其他以太网技术的关系(它止于10G; 40G使用更好的电缆和/或更短的距离来实现4倍的频谱带宽):

在此处输入图片说明


“赫兹位”是如何表示的?那不是“每周期位数”还是“每赫兹每秒位数”?
R.,

@R ..单位应该只是“位”。Hz是1/s,因此#channels *位*频谱带宽是[1]*[b]/[s],这是一种速度。每赫兹每秒比特数为[b]/[s]/[1/s] = [b][s]/[s] = [b]
Iwillnotexist Idonotexist

好吧,这取决于您是否将循环视为“单位”或“无单位”计数。但是,是的。
R.,

2
@R ..我用“每个样本的位数”代替“每赫兹的位数”,的确更准确。
德米特里·格里戈里耶夫

5
该图形非常漂亮:)
rackandboneman's

38

40G以太网实际上是四个并行运行的物理10G链路。现代FPGA的SERDES硬件可以以超过10 Gbps的速度运行,通常在FPGA内部使用4条运行在312.5 MHz的32位总线。这样一来,您的数据速率将达到40.000 Gbps。


18
...而10G链路实际上将不会承载10GHz射频信号,常见的10G以太网标准旨在在规定为250MHz的电缆上工作。该带宽是使用合适的调制方案......解调器如何分配,恢复的信息“到IC的其余部分”是由设计者....
rackandboneman

7
@JayKeegan Shannon-Hartley定理说,如果您的SNR为2 ^ 40-1 (约120dB),则可以这样做。
user253751 '16

2
10G铜线连接可在电缆的所有四对电缆上分配带宽,因此每对电缆只能处理10位/ Hz的信号,要求大约30 dB的SNR。因此,一个40G铜连接(4条电缆)使用16条物理线对。
戴夫·特威德

2
Hz!= Bps的一个简单示例:如果您可以在0 V和7 V之间以1 V的增量进行区分,则100 Hz信号可以发送log2(8)* 100 = 300 Bps
Ryan Cavanaugh

4
@JayKeegan您现在可能正在考虑一种称为ASK(传输= ,不传输= )或BPSK(相位0度= ,相位180度= )的调制方案。但是,这些并不是唯一的调制方案。例如,从理论上讲,您可以简单地通过在线路上发送具有非常精确的DC电压或AC电压的信号并在另一端非常精确地读取信号,从而在无噪声通道中传送无限量的信息。使用具有非常精确的频率或相位的信号也可以完成相同的操作。不能这样做的原因当然是噪音1001
Iwillnotexist Idonotexist

0

在库中检出IEEE red-rag,固态电路期刊。几乎每个问题都有40GigaBit接收器讨论。

By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.