这是有源差分'示波器探头的良好设计和布局吗？

这个问题是Homebrew差分'scope探针的扩展。我以为我应该提出一个新问题。

我需要测量100Mb / s LVDS信号以检查其完整性。我将尝试使用带宽为600MHz的示波器，但是我需要一个差分探头，而且买不起真正的探头。因此，我设计了使用THS3201DBVT 1.8GHz电流反馈运算放大器的解决方案。

这是我的第一个使用电流反馈放大器的设计，也是我的第一个高带宽设计。我将非常感谢您提供任何反馈意见（双关语，对不起）。

补充：感谢光子建议移除OpAmps输入引脚下方的接地层。这是顶层下面的图层，显示了新的切口。其他层也做了同样的事情。

高速运算放大器的经典布局规则是移除连接到输入引脚的网络下方的电源和接地层。您将在运放数据表的PCB布局部分中找到第一个要点。

基本上，这意味着从连接到放大器的引脚3或4的铜下面的平面层中除去所有铜。

实际上，这也可能意味着将R1和R2移近输入引脚，以最大程度地减少您将在平面层中切割的空隙的大小。

这有几个好处：

1. 减少电路的输入电容。

2. 最小化耦合到电路输入端的电源和接地网上的纹波。

3. 改善电路的稳定性，因为其中一些电源/接地纹波可能是由于放大器输出级的电流消耗变化而引起的，从而导致不必要的反馈。

另一个问题是您的去耦电容器。当使用多个去耦电容器时，如果它们的值相差超过大约十倍（100 pF和100 nF之间的系数为1000），则可能会导致两个电容器的谐振频率之间的某个频率产生反谐振。 。这导致在反谐振频率下的电源阻抗异常高。最近对此进行了模糊的讨论，在Murata 应用手册中也对此进行了记录。我建议将较小的去耦电容器更改为10 nF。

您无需进行地面的大量去耦。将CP1和CP2的中间接地。

您的输入信号在0至+ 3.3V之间。因此，至少在这种情况下，不需要-6 V电源轨。但是，这将使它成为更一般的调查。

串联电阻（50欧姆）是一个好主意。示波器也应设置为50欧姆。最终的示波器迹线将是1/2值，但是端接对于高速信号至关重要。

我还建议在每个反馈电阻上使用一个小电容（10-47pF），以提高稳定性。这将对频率响应产生影响，因此请对照计划测量的内容进行检查。使用Tina-TI模拟响应。

这真的需要4层吗？

在我看来，使用+/- 6V的唯一东西就是运算放大器。

通过使用两层板，您也许可以显着降低成本，但是这可能会影响信号的完整性（因此无法达到设计目的）。

我希望有人对此表示赞同...