P沟道MOSFET浪涌电流限制

我已经在EESE和Google上搜索了好几个星期，以找到解决该问题的方法，尽管我发现一些建议似乎很有希望，但实际的实现却没有达到预期。

我在具有10uF输入电容的板上有一个稳压器，以帮助防止掉电情况。由于各种原因，我有一个保险丝串联了一个125mA的电源，请注意，我没有找到满足我要求的慢熔型保险丝。电源可以是5伏到15伏直流电，最有可能是铅酸电池。首次连接电池时，我会看到一个浪涌电流，在8us内的峰值电流约为8安培，这会很快烧断125mA的保险丝。好的，所以我需要限制浪涌电流。没关系吧？

我尝试了多种选择，但这似乎是最有前途的选择：

R1和R2形成一个分压器，该分压器限制了Vgs以防止损坏MOSFET，并且与电容器一起形成RC延迟，从而使FET Vgs的增长更加缓慢，从而将FET保持在其欧姆区域更长的时间。很有道理。较高的电容=较慢的接通=较小的浪涌电流。

好吧，这一切都很好，但在将电容器从1uF增加到4.7uF至10uF之后，我意识到我在2us的浪涌电流达到1.5Apk时触底反弹。达到该点后，无论我为C1增加了多少电容（我尝试达到47uF），浪涌电流都不会降到1.5Apk以下。显然，该电流仍然过高，一瞬间会烧断我的保险丝。我无法提高保险丝的额定电流，所以我需要找到一种方法来使之工作。

我当前的假设是：

Cgs和Cgd是MOSFET的固有栅极-源极和栅极-漏极电容，尽管它们相对较小（50pF-700pF），但我的理论是，当首次施加Vin时，它们起着直通的作用。由于无法减小这些电容，因此它们（特别是Cgd）是限制因素，使我无法将浪涌电流降低到1.5Apk以下。

还有什么其他选择可以限制浪涌电流？我已经找到了适用于热插拔应用的各种单芯片解决方案，但是它们具有与上述电路类似的拓扑，并且我想它们会有类似的缺点。

Vin可以低至5伏，因此，如果考虑肖特基二极管提供的反极性保护，则保险丝两端的压降，MOSFET导通电阻两端的压降以及电缆引起的压降（可能相当小）长的时间）将该板连接到电源，我的压降变得相当大（要馈入的电压调节器大约需要4.1V才能正常调节）。不幸的是，串联限流电阻器不是一个选择。

我的另一个限制是空间。我大约可以使用4.5 x 4.5平方毫米。上面的电路几乎不能满足要求，因此添加更多的组件并不是真正的选择。否则，这将是一个稍微容易解决的问题。

您有正确的主意：

但是电容器放置在错误的位置。对于压摆率控制，它应该位于漏极和栅极之间，而不是如图所示的源极和栅极之间。将其置于漏极和栅极之间会产生反馈，因此当漏极快速上升时，它会进一步关闭FET。

仅在漏极和源极之间设置一个上限就足够了。时序依赖于通常很少为人所知的一些参数，并且直到门极接近其阈值电压时，斜率限制才起作用。

这是我使用过几次的更复杂的斜率限制电源输入电路。

该设备通过两条CAN总线，地线和24 V电源连接到系统的其余部分。它可以随时热插拔。插入时不允许突然汲取大电流脉冲。

CANPWR是直接连接到24 V电源总线，而24V是此设备中的内部24 V电源。该电路的目的是使24V缓慢上升，以将浪涌电流限制在可接受的水平。在那之后，它应该尽可能地避开。

24V的上升电压斜率会导致电流通过C2，从而导通Q3，又导通Q1，Q1试图关断功率传递元件Q2的栅极驱动。请注意，这在24V电压下以不到1V的电压启动。

当R4两端有足够的电压导通Q3时，就会发生斜率限制反馈。考虑到接通Q1所需的R5两端的压降，该图约为1.5V。因此，斜率极限是通过C2通过（1.5 V）/（10kΩ）= 150 µA所需的极限。（150 µA）/（1 µF）= 150 V / s。因此，升高24 V大约需要150 ms。我记得用示波器测量了几百毫秒的上升时间，以便全部检查出来。

一旦24V网络上升，R3保持Q2导通，D2使其栅极-源极电压保持在允许范围内。

低技术解决方案：

• 在输入盖后安装保险丝。在稳压器输入端添加一个100nF的电容以确保其稳定性。
• 用Polyswitch更换保险丝（这将使反应时间变慢）。
• 将电容器与保险丝并联

我的首选解决方案是第一个或第二个。

中型技术解决方案：

添加一个电阻，该电阻的输入端与一个肖特基二极管并联。电阻会减慢电容器的充电速度，如果LDO需要电流，二极管会允许快速放电。有点奇怪的解决方案...

高科技解决方案：限流器使用...

• 耗尽型MOSFET，例如DN2540。
• 限流高端负载开关

任何基于逻辑的实用“监控”电路都无法容纳您的可用空间。一个简单的NTC电阻器可能最终也会变得太大。当然可以调查一下，也许有一个适合您目的的小工具。

如果您有更多空间，我会使用一个恒定电流限制器来对输出进行斩波，就像电流PWM一样，直到对电容充电为止。电容之前，请使用检测电阻，比较器和另一个PFET。但这绝对不适合您的电路。您可以先将我描述的模块设计为串联设备，然后再将其从电池连接到电路的VIN。NTC电阻器也一样，可能在显示电路的PCB之前。

更好的分立解决方案可能是：在电容器/ FET之前串联一个2欧姆功率电阻器仍然是一种选择。如果您拥有额定电流为125mA的保险丝，则在正常情况下，显然您的功率负载非常低。为了留出足够的电压裕量，您应该使用接地的接地，而不是使用肖特基二极管，而应使用反向的PFET（漏极-源极与高端开关的常规配置相反）。这是反向极性保护的极低V正向解决方案。在125mA额定保险丝电流下2欧姆（一个糟糕的主意是接近保持电流btw进行操作）只会使您损失250mV，比肖特基要损失的要少，并且仍然有足够的空间容纳电缆和PFET的压降。如果您获得了好的PFET，则PFET的导通电阻将在30-90毫欧的数量级。您能做的最好的事情就是对电路进行原型设计并进行测试。电阻和反向PFET根本不占用太多空间！在4.5mm x 4.5mm中，您可以安装SOT23（或SC-70）封装的PFET和0.25W 0805封装的电阻。

像MTM231232LBF这样的FET 可以很好地工作，但在器件之后，它需要在接地栅极上使用齐纳二极管钳位。参见下图，例如电路，但齐纳电压必须明显低于10V，以保护栅极。5-7V之间的齐纳电压会起作用。

齐纳二极管和电阻器组合是您可以找到的最小封装。除了确保您的FET不会弹出之外，他们几乎什么也不做。

因此，串联电阻与基于PFET的极性保护相结合可以为您提供所需的电压裕量，将有助于避免在负载下游电容器出现短路的情况。MOSFET本身也不是立即导通的，因此就其非线性导通行为而言，它只是一个限流器。

我正在尝试做类似的事情，并且本应用笔记对如何布置电路以及计算适当的值提供了非常精确的指导：http : //www.onsemi.com/pub/Collat​​eral/AND9093-D.PDF

^{模拟此电路 –使用CircuitLab创建的原理图}

注意AND9093是用于负载开关的参考，因此在原理图中，无需额外的Fet将栅极拉到地，您将立即导通，并且不会抑制浪涌电流。您从AND9093计算得出的值应该非常接近，但是您需要在源极和栅极之间增加一个额外的电容，因此在开启时栅极会被拉高一点，以允许额外的栅极漏极电容将Mosfet保持在保持电流下降所需的线性区域。

尝试一下我过去使用过的电路，它将根据需要工作。模拟它，您还将看到它也很好地工作。确保使用Fet数据表中正确的参数来获取正确的数值。