带烟气的双N / P沟道MOSFET裸片


8

我建立了以下N-MOS和P-MOS推挽双MOSFET电路。其目的是通过3.3V微处理器控制某些外部LED。

但是,似乎存在一个问题,当如下图所示连接12V电压时,双MOSFET芯片“ SI4554DY-T1-GE3双N / P通道”导致可怕的烟熏死亡。

即使没有连接负载且MOSFET未切换(空转),也会冒烟。

据我在数据表中所见,没有超过任何限制(V [GS] <20V,V [DS] <40V)。

您能帮助您确定问题吗?谢谢!

原理图

模拟此电路 –使用CircuitLab创建的原理图

电路实现图


2
连接12V时栅极电压是多少?两个mosfet可能正在导电,彼此短路。另外,为什么要为此使用推挽式?N-mosfet在驱动LED方面没有做任何有用的事情……
marcelm

1
上电时,您依靠R2给两个MOSFET的栅极充电。这需要多长时间?在这段时间内流过它们的电流有多少?
Dave Tweed

1
您是否可以在12 V和M1的电源之间添加一个开关?这样,您可以在为推挽电路供电之前,使12 V电源上升并使其稳定并且栅极驱动器稳定。这将排除或限制PSU缓慢上升的时间,导致两个设备同时工作。我还将尝试在将栅极充电的同时将47 K上拉电阻减小到4K7,以实现更陡峭的上升时间,尽管我认为原因不大。
TonyM

1
当它们同时处于打开状态时,可能与222A穿过那里有关
。.– Trevor_G

2
板上实际安装的零件是51K。人们为什么坚持要向我们展示无法反映其实际情况的示意图?参考标记也都是错误的。
Dave Tweed

Answers:


7

您的推挽配置已反转。N沟道MOSFET应该连接到+ ve供电轨,P沟道MOSFET应该连接到-ve供电轨。当输入从低到高或从高到低变化时,两个MOSFET都会导通一段时间,因此电路烧毁。这将导致短路,并且您会冒烟!

请参阅下面的参考链接:

http://www.talkingelectronics.com/projects/MOSFET/MOSFET.html


我确信设计应该是正确的。我已经多次使用该推挽设计。现在的区别是,与过去使用单个MOSFET相比,我正在使用具有双MOSFET的组件。在搜索半桥mosfet驱动程序时,两种设计似乎都很流行。
Johis

1
@Johis mosfets的切换时间有显着差异。即使您可以保证门信号同时到达,也将有一个“两次接通”的时间。我建议您要么单独驱动栅极,要么在电源线中加一个反激二极管以消除尖峰。
Trevor_G

1
@Johis,我感到很愚蠢,因为当我检查您的FET源在您的PCB上是否正确连接时,我就看了这本书。但是,如果门的上升时间和下降时间非常快,那么您的方案就会奏效。为了避免这种问题,使用相反的方案要好得多,并且也很容易使用,如vivekkholia的链接所示。这样可以确保当栅极电压通过非常高和非常低之间的“死区”过渡时,两个FET都关闭。几十年前,我曾在电动机驱动器上看到过这一点,应该发现它。
TonyM

1
@Johis,如果必须使用相同的配置,请考虑单独驱动MOSFET。留出停滞时间,以确保它们没有同时进行。
vivekkholia

1
@WhatRoughBeast这不是简单的错误。这可能与提出的问题无关。在发布之前,我还说了一些其他内容。虽然删除了。
vivekkholia

3

这种设计的推挽式电路因不小心同时打开两个MOSFET而引人注目。

显然,这可能在切换期间发生,但也可能在向电路供电时发生。电流脉冲通常很短,但是,mosfet设备越小,则其中一个或两个设备发生故障的可能性就越大。

这样,当使用像这样的轨-轨推挽驱动器时,要求提供某种保护以确保电流不会尖峰通过电桥。

以下是使用串联电感器作为电流扼流圈的示例。

原理图

模拟此电路 –使用CircuitLab创建的原理图

上面示意图中的L1和D1的大小应设置为将电流的上升时间限制为明显小于MOSFET的开关时间。

应包括电阻R2,以在驱动电路的逻辑上电时迫使电路进入特定状态。如果信号源自最初配置为高阻抗引脚的微控制器,则尤其如此。此电阻是否被拉至逻辑1的接地将取决于您希望输出开始的状态。

C1旨在尝试保护mosfet免受电源上任何启动电压尖峰的影响。

R1也不应过大。当晶体管关闭时,它需要耗尽M1的电容并给M2足够快的充电。

最终,对于这种类型的驱动器,最好将单独的控制信号与内置的死区时间一起使用,在死区时间中,两个开关均在打开之前被关闭。除了为您的驱动程序提供更多保护之外,它还增加了能够完全断开输出的功能。


1

当您说“无驱动信号测试”时,您的意思是“无驱动”是低电阻接地或O / C。

如果Vin始终为高电平或低电平,则定义Q1状态。
但是Vin Vin允许Q1可能部分打开-这可能是灾难性的。
无论如何,从Q1基极到地的高阻值电阻都应为10K。

几个人提到了通过M1和M2进行拍摄,并提出了几种方案。可能有用的是从Q1 C到每个FET栅极的齐纳二极管,以及每个FET的电阻,该电阻可将每个FET从栅极到源极都关闭。
2 x说12V电源上的6V8齐纳二极管意味着最小的交叉。

在下图中,分别假设V +为12V,FET Vgsth为2V。
FET降低要求Vc为2V + 6V8 = 8.8V或更高才能导通。
FET的上限要求Vc为12V-8.8V = 3.2V或更低才能导通。

对于Vin <6.8V。FET下部完全关闭。
当Vin> 12-6.8V = 5.2V时,FET上部完全关闭。
这种重要的死区保护可以帮助防止击穿。

原理图

模拟此电路 –使用CircuitLab创建的原理图


我会测试您的建议,然后再回覆您。上面的测试是在基座开路的情况下进行的(因为我认为泄漏不足以打开NPN BJT)。
Johis

@Johis在尝试齐纳等之前,只需将底座下拉即可。漏电流乘以Beta(至少),并且“一旦流过”,集电极电流可能会增加。| 在某些情况下,这绝对是问题的根源。无论是这里还是待定。| 注意:永远不要给墨菲一个休息的时间-即使您做正确的事,他也很有能力制造麻烦:-)。
罗素·麦克马洪

0

12V,没有电流限制。假设两者都出于某种原因而导致失败的发生率。在电源中放置一个限流电阻或在电源中放置一个电阻,并在地上放置一个电阻,以使输出电压平衡在器件的电流容限范围内。

我很快打算尝试使用双栅极(MOS)FET',这篇文章提供了启发!谢谢 :-)

By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.