耗尽型PMOS晶体管在哪里？

在学校里，我曾教过PMOS和NMOS晶体管以及增强和耗尽型晶体管。这是我所了解的简短版本：

增强意味着该通道是正常关闭的。耗尽表示通道为常开状态。

NMOS表示通道由自由电子组成。PMOS表示通道由自由孔组成。

增强型NMOS：正的栅极电压吸引电子，从而打开沟道。
增强PMOS：负栅极电压吸引空穴，从而打开沟道。
耗尽NMOS：负栅极电压排斥电子，从而关闭沟道。
耗尽型PMOS：正的栅极电压排斥空穴，从而关闭沟道。

自从我开始谋生设计工作已经六年了，至少有一次我想要（或者至少以为我想要）耗尽型PMOS晶体管。例如，对于电源的自举电路来说，这似乎是一个好主意。但是似乎没有这样的设备。

为什么没有耗尽型PMOS晶体管？我对它们的理解有缺陷吗？他们没用吗？不可能建造？建造起来如此昂贵，以至于首选其他晶体管的便宜组合？还是他们在那里，我只是不知道在哪里看？

维基说...

在耗尽型MOSFET中，该器件通常在零栅极-源极电压下导通。此类器件在逻辑电路中用作负载“电阻器”（例如，在耗尽负载NMOS逻辑中）。对于N型耗尽负载器件，阈值电压可能约为–3 V，因此可以通过将栅极3 V拉为负值来关闭它（相比之下，漏极比NMOS中的源极更正）。在PMOS中，极性相反。

因此，对于耗尽型PMOS，它通常在零伏时导通，但栅极上需要高于电源电压3V或更高的电压才能关断。你从哪里得到电压？我认为，这就是为什么这种情况不常见。

在实践中，现在我们称它们为功率MOSFET的高端开关或低端开关。他们不希望将增强和耗尽模式组合在同一芯片中，因为处理成本几乎是原来的两倍。该专利定义了一些创新和更好的物理设计。比我记得的多 http://www.google.com/patents/US20100044796

尽管您的建议和性能可能是关键问题。但是，当降低到低ESR时，MOSFET就像电压控制开关一样，ESR在很大的DC电压范围内变化，而双极晶体管在某些情况下最大峰值为0.6至<2V。同样对于MOSFET，在查看负载和源极的ESR时，将其认为具有50至100的阻抗增益是很有建设性的。因此，如果您使用100：1（保守的是50：1），则考虑需要一个100欧姆的电源来驱动1欧姆MOSFET，而需要10欧姆的电源来驱动10mΩMOSFET。这仅在开关过渡期间非常重要，而不是稳态栅极电流。

而双极型hFE急剧下降，因此您认为电源开关饱和时的hFe为10至20很好。

还要将MOSFET作为过渡期间的电荷控制开关，因此，如果要进行快速过渡并避免换向振铃或跨界短裤。但这取决于设计需求。

希望这不是太多的信息，该专利从器件物理角度解释了它如何用于PN型耗尽和增强的所有模式。