四路SPI PCB布局

我正在尝试为带有STM32 MCU的Quad SPI NOR闪存MT25QL256ABA1EW9-0SIT做好布局。我的问题是我发现存储芯片的引脚分配非常不便。我已经设法以信号彼此相邻的方式交换MCU端的引脚，但这仍然很困难。遵循Micron Quad spi布局指南，我设法：

• 不拆分下面的接地层（这是2层PCB），
• 使时钟信号变短，并尽可能减少弯曲，
• 不使用VIAS进行信号路由

但是，我没有设法：

• 通过计算带状线来保持任何合理的阻抗（实际上没有多少空间和许多信号）
• 保持信号长度相似。

这是布局：

放大图像后，您可以在存储芯片焊盘上看到网络名称。我想问您一个，您认为这种设计足以进行80 Mhz的时钟传输。为了进行比较，芯片内部的粉红色形状为18 x 8 mm。将GND多边形浇注架搁置以提高可见性。我将不胜感激。

对于FR4，使用3.25的有效epsilon可以通过计算得出PCB中80 MHz信号的波长为80

波长=（c / f）*（1 / sqrt（ε））=（300000000 m / s / 80000000 1 / s）*（1 / sqrt（3.25）= 2.06米。

使用波长的1/16作为“安全极限”，在此以下，我们不必担心反射和相对信号时序，它是

safe_length =（1/16）*波长= 2.06 / 16 = 12.8厘米= 5英寸。

您的信号走线远低于该限制。您的路由足够好。

https://www.jlab.org/accel/eecad/pdf/050rfdesign.pdf

从拓扑的角度来看，您可能需要考虑如下所述将SPI Flash芯片向左旋转90度（逆时针旋转）。这将趋于使自然的路由长度趋于均匀，并允许某种长度来匹配MCU。