我刚刚了解到，可以将数字CMOS反相器配置为执行模拟功能（最著名的是振荡器和放大器）。但是，许多示例都倾向于使用旧的CD4000系列设备。此外，本应用笔记在第3节中提到，使用缓冲反相器可能会引起稳定性问题。

1. 哪些逻辑系列可以可靠地配置为执行线性运算？应该避免哪些家庭？
2. “特殊”保护电路（例如用于AHC和LVC的5V耐压I / O）是否会引起其他稳定性问题或阻止线性操作？
3. 如果我尝试使用TTL兼容设备（HCT，ACT，AHCT）构建线性电路，会发生什么情况？
4. 在线性区域中使用数字IC是否被认为是不好的做法？

所有逻辑系列都喜欢使用缓冲反相器，因为在数字应用中，反相器更可靠且功耗更低。但是，无缓冲反相器可用于构建晶体振荡器，因此它们存在于许多族中。搜索74xx1GU04。

耐5 V的I / O在VCC上没有ESD保护二极管，因此它往往具有较小的电容，并且在超过VCC时信号失真也较小。

TTL兼容输入的开关阈值较低，因此它们在VCC与地面之间不再对称。

无缓冲门旨在用于线性电路。缓冲门极不可能起作用。

另一个有用的应用笔记：了解（未缓冲的）CD4xxx特性。

您必须记住，诸如反相器之类的逻辑门实际上只是简单的模拟电路，比较器，它们经过精心设计以与基本具有两个稳定状态（高和低）的模拟输入信号配合使用。

因此，就像可以将运算放大器用作逻辑设备一样，简单的逻辑设备也可以用作模拟角色。

特别是反相器很好地扮演了这个角色，因为您真正拥有的是一个简单的比较器/运算放大器，其负引脚暴露为输入，而正引脚基本上“连接”到半轨。（或TTL等其他点。）因为它们暴露了负引脚，所以可以像使用运放一样使用负反馈环路。同相逻辑不太有用。

它们在模拟角色中的工作情况当然取决于特定门的性质。较早的器件是非常简单的匹配晶体管，缓冲的器件具有更多的内部结构，从而使其线性度降低。

但是，当信号在逻辑电平之间时，逻辑设备确实会出现开路甚至更糟的情况，因此将它们用作低频信号的简单放大器并不是一个好主意。

但是，将它们用作延迟电路的一部分或用作振荡器的驱动器时，它们可以很好地工作，尤其是当门是具有内置磁滞的施密特触发器时。

我后来很想补充一些其他人没有详述的观点。

通常习惯将无缓冲门用作线性放大器，但必须牢记一些缺点。

也许最重要的是，参数指定不正确。虽然放大器数据表中有很多有关放大器特性的信息，但通常在逻辑器件的数据表中很少会找到此类信息。此外，在工作条件（工作电压，温度等）上必然会有较大的公差和可变性。因此，您可能只想在可以容忍如此大的变化的电路中使用这些设备。

无缓冲反相器具有各种不同的CMOS逻辑系列，从低端的旧4000系列开始，到相当快的LVC范围。它们的性质明显不同。您希望特别关注功耗，因为当输入电压介于两个晶体管同时导通的高低之间时，功耗往往会达到最大。这也将非常依赖于工作电压。逻辑系列的速度越快，输出功率越高，情况就越糟。这就是为什么4000系列相当不错的原因，而LVC类型的逻辑要难得多。

根据逻辑系列，可能还会有一个指定的最大信号上升/下降时间，这表明输入电平不应长时间保持在高电平和低电平之间。如果违反了此规定，不仅会导致高功耗，还可能会遇到稳定性问题。由于在相当小的一对晶体管中产生的热量，它甚至可能影响电路的可靠性。TI应用笔记SCBA004对此有更多论述。

底线是：如果您知道严重的限制，则可以将这些设备用于线性应用。它们的低价格可能很吸引人，但是简单电路带来的缺点是巨大的。

在其“线性”区域工作的数字IC可能不是那么线性。几十年前，我设计了一种在环形振荡器中使用CD4xxx逆变器芯片的产品。制造商替代了“现代”数字器件（IIRC HCT），该器件在其“线性”范围内工作（上拉和下拉输出晶体管同时导通）时会出现直通。不用说，芯片开始冒烟；-)

因此，为回答您的问题，除非在极少数情况下，否则将数字IC用作线性器件通常是不好的形式！

我的goto CMOS解决方案

• 所有逻辑I / O在Vdd和Vss之间的线性区域均具有模拟特性。

• 考虑到负反馈线性放大器必须在单位增益下具有良好的相位裕度，并且对Vdd和供应商敏感，因此可以使用任何Logic系列。

- 添加

• 74HCT或任何74xxT在1.5V而不是Vdd / 2时都兼容TTL输入阈值，这在达到Vdd = 3V时是相同的。在具有负R反馈的自偏置的情况下，输出占空比将偏移，试图在输入端达到1.5Vdc，因此取决于可能触发ESD钳位二极管接地的信号电平

• 并非所有人都会第一次成功，就像在线性和RF设计中没有完全了解电路的阻抗，电源和布局那样，廉价而肮脏的CMOS缓冲反相器具有令人惊叹的增益带宽乘积，其> 150MHz的增益超过了60dB。逆变器。

当输入为交流耦合时，自偏置是微不足道的，但是选择缓冲反相器会增加技术挑战。当闭环增益远低于开环增益时，由于它没有像运放（OA）这样的内部补偿，因此对振荡的敏感性增加。

• 与OA相比，缓冲反相器更像是高增益视频放大器。

1级逆变器或无缓冲（UB）的开环增益最小为20dB，而对于缓冲（B）3级则为> 60dB。使用Zf / Zs时，对于负反馈，必须像输入单电源CMOS运算放大器一样，交流耦合输入和输出。Zf通常选择高电阻以实现输入的低电流自直流偏置，但过高会导致输入电压从R2C1稳定至Vdd / 2的开启时间变慢。

^{模拟此电路 –使用创建的原理图 CircuitLab}

缓冲（B）反相器的线性增益是未缓冲（UB）的dB的3倍，因此如果您需要60dB的Zout从20至500 Ohms驱动器阻抗的增益，视频放大器就会表现出有趣的性能。其中Zout = RdsOn = Vol / Iol @〜x mA

其他详情

考虑到1970年以来CMOS逻辑的历史，有数十个标准系列前缀，例如{4xxx，'HCxxx和'ALCxx}。并未直接在数据手册中指定所有模拟特性，例如RdsOn，Ciss和Coss，但我们知道这些特性会限制电流消耗和大信号带宽。您可能会欣赏FET的行为，例如RdsOn与Vgs的关系由Vss范围决定，每一代要么提高速度，要么降低速度的功耗，或两者兼而有之。这导致更小的光刻，更低的Vdd范围和更低的RdsOn驱动器值。

• 您可能已经知道，与Vss相关的每个54/74 CMOS系列系列的RdsOn都相当一致（50％）。由于上升的Vgs自然会降低RdsOn。低Vss范围受到RdsOn上升速度的限制，而较高的范围则增加了交叉传导电流和功耗。

我希望（但尚未验证） 每个逻辑系列都可以用作线性放大器。每个线性放大器。必须遵循规则使线性和稳定。但是，取决于布局电感和其他影响单位增益相位裕量的阻抗，可能需要根据运算放大器的设计对一阶极点进行外部补偿。

为了获得最佳结果，设计人员必须对电路的所有阻抗* Z（f）与频率的关系有一个很好的了解，即使所有供应商的公差都在+/- 50％左右。永远不要低估它们可能会发生重大变化，因此，您的“批准的供应商清单” AVL仅应包括您为任何设计中的每个零件号验证的清单。否则，您必须弄清楚如何通过设计和测试来避免这些问题。但是总的来说，我发现反映RdsOn（或驱动程序ESR）限制的逻辑规范对于所有供应商都是一致的。

• 这些*包括来源的功率和驱动器阻抗Z（f）的估计值，<< << Zout，布局和去耦电容，用于每个芯片上电源的工作带宽。和CMOS Zout = RdsOn out。无缓冲反相器更稳定并被推荐的原因是，当自DC偏置为1〜10M反馈R时，单级增益通常足以满足晶体振荡器（XO）的要求。

$f_{BW}$$0.35t_R$

那些容易学习的人已经知道；波特图，相位裕度为1对3级放大器，每个逻辑系列的电压/电压与Vcc的关系。否则，不可能有简单的解释。CD4xxx在3〜18V电压下工作良好，所有其他电压源应通过缩放Vcc / RdsOn来类似地工作。对于低阻抗负载（约50），驱动器中的Pd可通过交流耦合大大降低。74ALCxx在3.3V电压下约为25欧姆，74HCxx在5V的温度下约为50欧姆+/- 50％。