究竟是什么阻止了运算放大器到达VCC / GND?


10

因此,我一直在阅读有关OpAmp的内容,并使用Ltspice进行了一些模拟。我用LM324 OpAmp制作了一个简单的积分器,它接近正轨,但不是很精确。

是什么原因导致运算放大器无法达到精确的正轨值?是OpAmp内部的电路限制了它吗?


没有原理图??
Mitu Raj

有些基于CMOS技术的运算放大器具有“轨到轨”输出(通常也包括输入),几乎可以达到电源轨。如果您没有加载太多的输出。
Bimpelrekkie

具有大量前向驱动门的CMOS运算放大器的Rout <1欧姆。1Kohm Rload使您的Vout距导轨仅0.1%。例如,在0.6u工艺中,FET的Rout为1 /(K * W / L * Ve);在100uA /伏特^ 2 * 1,000 / 1 * 5伏特的情况下,Rout为1 / 0.5安培/伏特或2欧姆。假设您的Nch FET是1,000 / 1或10条条纹的100/1。
Analogsystemsrf

Answers:


18

在此处输入图片说明

图1. LM324运算放大器内部电路。

请注意,当输出被驱动为高电平时,达林顿晶体管对,Q5和Q6必须导通。由于Q5和Q6的基极-发射极结在上电时各自下降约0.7 V,因此有理由认为,我们可以从该电路中获得的最大期望值为V +-1.4V。由于Q5的基极电流来自100 µA电流源,也允许那个电压降。

摆幅为负时,Q13提供接地路径。由于必须在第12季度之前将其基数拉低才能开启,所以我们有一个类似的问题,尽管有所改进。

您应该能够模拟顶部和底部驱动电路的每种情况,并查看每种情况下的最小和最大输出电压。然后将其与数据表进行比较。

注意,电压范围将随着负载Iout(mA)的增加而降低。


但也值得注意的是,如果您将输出级替换为单个PNP级(没有达林顿),则可以做得更好。通常不这样做的事实在很大程度上说明了晶体管的局限性。
WhatRoughBeast

这就是为什么某些运放设计在输出上将一个上拉电阻连接至Vcc的原因。这为p沟道MOSFET或pnp晶体管提供了更好的“关断”电压。
Sparky256 '17

没问题。由于DC发射极电流吸收,最大摆幅{Vpp / Io}的范围是非常非线性的,并且具有高于Vo> 2Vdc(高于Vee)的最低ESR。这也导致Vo(sat)远远大于简单的普通发射器( CE)Vce(sat)。由于CE是电流泵,在饱和时会转换为开关,因此对于低ESR输出,它们至少使用两级Common Collector。
托尼·斯图尔特Sunnyskyguy EE75
By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.