我的50Ω接地共面波导有什么问题？

我一直在围绕EFR32BG13蓝牙低功耗SoC构建4层设计。在尝试测量天线的阻抗以建立匹配电路时，我发现我的短接地共面波导（GCPW）传输线的作用更像天线，而不是传输线。

为了缩小问题的原因，我构建了一个简单的4层传输线测试板，如下图所示：

该板为100毫米见方。我有这些由ALLPCB制造的板，这些板在所有层上指定35μm的铜，并在前两层之间指定0.175 mm的电介质（介电常数4.29）。使用AppCAD，我发现迹线宽度为0.35 mm，间隙为0.25 mm的设计产生的阻抗为48.5Ω。面板的顶层在上方以红色显示。其他三层是如下所示的地平面：

我今天收到了这些板，然后从底部开始测试S21的第二部分-一条直的GCPW，两端带有SMA连接器。我使用的HP 8753C / HP 85047A的同轴电缆连接到端口1和2的长度较短，而测试板则连接在这些长度的同轴电缆之间。令我惊讶的是，这是我所看到的：

在2.45 GHz时，我的传输线的响应为-10 dB。如果用“直通”连接器替换电路板，我将完全看到期望的结果：

我有点茫然，因为我认为第一个测试将是灌篮，我将开始发现上面更复杂的测试的问题。我有一个VNA，并且强烈希望在这里学习我做错了什么。您能看到我的测试方法或GCPW设计本身有任何问题吗？任何帮助将不胜感激！

编辑：按照Neil_UK的建议，我通过刮掉阻焊层，然后用焊料桥接间隙来消除了一块板上的热量。使用此配置测量S11和S21可获得以下结果：

将S21图与先前的结果进行比较，似乎没有任何可察觉的差异。

编辑2：正如mkeith所建议的那样，我已使用旧的“得分和折断”方法将测试板的“条”之一与其余部分分开。我选择折断的电路板与我移除热敏电阻的电路板相同，因此该结果是对上图的进一步修改。这里是：

S11图中的波谷不断加深，但主板作为传输线的功能却没有明显改善。

编辑3：这是木板在最近的实施例中的照片：

编辑4：一个SMA连接器两侧的特写镜头：

SMA连接器为Molex0732511150。PCB焊盘遵循此处数据表中的建议：

http://www.molex.com/pdm_docs/sd/732511150_sd.pdf

编辑5：这是板子靠近一条边的横截面：

绿线是根据制造商的规格缩放的，复制于此处：

编辑6：这是木板的俯视图，上面有红色的刻度线，显示了预期的尺寸：

编辑7：为了验证较大的中心SMA焊盘的效果，我在一块板上刻掉了中心焊盘，使其宽度与其余迹线的宽度相同。然后，我用铜胶带将两侧的接地线延长：

然后我重新测试了S11和S21：

这似乎大大改善了S11，这使我相信，较大的中心焊盘实际上在线路的两端都产生了一个电容，从而引起谐振。

编辑8：寻找有关如何处理从SMA到GCPW过渡的指导，我遇到了此白皮书：

http://www.mouser.com/pdfdocs/Emerson_WhitePaperHiFreqSMAEndLaunch.pdf

尽管本文专门提到了高频基板的使用，但我认为其中很多仍然适用。我要注意两个要点：

1. GCPW应该一直一直到板的边缘。
2. 高频端发射SMA连接器使用较短和较窄的中心引脚，以最小化对GCPW的影响。这些对于在传输线上具有较细中心导体的此类应用可能更为合适。

SMA接地时，请勿使用“热量”。这些接地片应直接进入未损坏的大接地平面。焊接甚至变得更加困难，无论如何，大部分SMA都必须加热，因此每个SMA的地上都不需要这三个印刷电感器。

如果您查看S21图上的纹波，则重复的纹波与匹配点差与电路板宽度间隔一致。那可能不是全部，而是在寻找更细微的细节之前先解决这个明显的问题。

您无需重新制作电路板，可以刮掉任何抗蚀剂，并用焊料桥接切口以快速修复。编辑您的信息，然后添加新的度量值。顺便说一句，与“ S21”相比，“ S11”通常是对“预期良好”直通线做出的更灵敏的测量，尽管我同意，“ S21”非常差。

板材是什么（不是无关紧要的细节）？

（编辑）

所以这不是热量，我想我们只有3GHz。

线计算正确吗？有了这些尺寸，此计算器得出48.93，但显然使用零厚度的铜。这一个采用35um铜给出47.42，并且与另一个为零厚度相吻合，因此设计看起来合理。与您假设的差异不足以解释测量结果。

电路板是否正确制造？

$\varepsilon_r$

从测试板上切下的一块板上的电容测量值应远离接地缝隙，从而获得厚度和介电常数的总和。试件上的电气长度测量将为您提供基本的介电常数，而几何尺寸的贡献很小。

对传输线的长度进行建模，并调整长度，阻抗和损耗，直到模拟的S11和S21与您的测量值匹配，您甚至可能会要求优化器为您自动完成。这是您结果的合理模型吗？

我突然注意到连接器上的信号片非常宽，这将在每个连接器上形成一条很短的极低阻抗线，尽管在这个长度上，集总C建模可能足以满足3GHz的要求。在模型中添加两​​个集总C，然后尝试将这些模拟拟合到结果中。发布连接器接口区域的放大图，以便我们可以正确地看到那里发生了什么。

（/编辑）

我认为您对数据表的解释是错误的，或者您没有考虑到您也有4层并位于顶层的事实，因此设计建议不要求使用此布局。

它说“铜在底（地）侧”

这就是我解释数据表的方式。

当您有一块1.57mm厚的双层（不是4层）板，且其接地层仅在底部（距轨道下方约1.6mm）时，中心焊盘的宽度应设计得很好/阻抗接近50ohm。为什么还要看一下远离端子的走线，走线会更宽，这是因为在底部有接地的1.6mm电路板只需要很宽的走线才能获得50ohm的阻抗。

如果尚未除去中心焊盘下方的中间两层铜层上的铜，则说明您已将接地层移得比设计规范所设想的要近得多。并且因为您在顶板上接地，所以您也已更改了阻抗。数据表中指定的中心焊盘与接地焊盘之间的距离不应被接地平面填充。