将80年代风格的计算机卡带连接到FPGA

我正在FPGA上重新实现一台1980年代的Microbee计算机（请参阅此处），并试图弄清楚如何执行卡式盒端口。这是原始Microbee盒式磁带接口的示意图：

_{（来源：toptensoftware.com）}

我也在技术手册中找到了对此描述：

卡带数据输出仅由一个RC网络组成，该网络接收来自DB1（PIO的引脚28）的信号。将该信号衰减然后解耦，然后再将其发送到盒式录音机的MIC输入。该信号出现在5针DIN插座的3针上。

盒带数据输入电路稍微复杂一些。来自DIN插座的引脚5的输入首先传递到衰减器-解耦器。紧随其后的是一个CA3140运算放大器，可以在信号传递到PIO DBO的引脚27之前对各种输入电平进行平方运算。运放的反相和同相输入两端的两个二极管会截取大于任一方向上二极管正向电压的任何输入信号。CMOS运算放大器需要47pF电容器进行预补偿。

我的问题：

1. 描述中的“去耦”是什么意思？
2. 如果将同一电路连接到Xilinx Spartan 6 FPGA上的两个I / O引脚（通过Nexys3上的PMod连接器），是否可以工作，如果不通过，是否可以使其工作？

首次尝试，基于答案中的注释，但输出电阻不应串联。

出于上下文和教学原因，我将其保留在此处，请参见下一个示意图

MicrobeeSchematic2 http://www.toptensoftware.com/fpgabee/MicrobeeCassettePortSchematic2.png

新问题：

1. 比较器的极性是否正确？
2. 对于MCP6546，Vss是否接地并且Vdd是否为3.3V？
3. 我不确定在原始电路的磁带输入两端如何制作“点状”电阻。

合并有关比较器输出为漏极开路的反馈：

MicrobeeSchematic3 http://www.toptensoftware.com/fpgabee/MicrobeeCassettePortSchematic3.png

我可以在MCP6546上使用哪些替代品，而我在澳大利亚的零售商店中找不到。我可以得到LM311或LM393，从我的判断中可以看出它们是相似的。这些效果会一样好吗？

1. 去耦电容器在电路的电源中是众所周知的，它们用于保持电源电压清洁（高频）噪声。但是我给人的印象是，这里要消除信号的直流成分是通过串联电容器来实现的，就像输入C24一样。根据您的观点（直流或交流），可以将其称为耦合电容器。但是没有电容器可以在您的输出上执行此操作。C23的值也很低。电阻器R23和R24的截止频率为12 kHz，这是没有用的，因为无论如何这将大约是盒式磁带的频率范围。我宁愿在这里5 kHz。文字也谈到了MIC输入，但是输出电平太高。原理图提到了线路输入。

2. CA3140不好。它的最小工作电压为4 V，在5 V时输出高电平不会高于3 V，因此对于4 V电源可能低至2 V，对于Spartan而言可能还不够。请改用轨到轨运算放大器，甚至最好使用比较器。

编辑您的新问题

1. 极性是可以的，因为没关系:-)。您的地面上方和下方都有交流信号。就像您绘制的一样，正半周将使输出达到Vcc，负对地。如果切换输入，您将得到相反的信号，但是两个信号看起来都一样。

2. 是。

3. 我会忽略它。除了加载输出外，它似乎没有其他功能，此外，如果将其删除，则要求被忽略:-)。

关于R1的重要事项：这应该连接到您的3.3 V Vcc，而不是与输出串联。开漏输出意味着只有一个FET将输出接地，因此只能使其为低电平，而不能为高电平。FET关闭时，上拉电阻将使输出变为高电平。

串联电容器通常称为“耦合”电容器，因为它们将源信号的交流分量耦合到目标。去耦电容器是并联电容器，旨在防止交流信号从电源到目标之间耦合。

在这种情况下，C23将PIO的高频分量解耦至地面，从而使方波输出变为圆形，即近似正弦波（您引用的文章在描述至磁带端口的输出时指“去耦”，因此必须参考C23）。

如果IC35输出0至3.3伏信号，则画出的电路可能应与FPGA配合使用。一个小小的警告是，由于盒带输入没有任何滞后，应该以单个上升或下降沿出现的信号可能会以上升和下降沿的快速序列出现，然后在几微秒后稳定下来。如果您设计FPGA使其忽略持续时间少于10微秒的输入变化，而忽略检测到的变化后20微秒内发生的任何输入变化，那么这应该不是问题，但是如果您的逻辑试图测量长度的话如果不强制输入最小长度，则可能会有问题。

1. 在这种情况下，“去耦”可能既指阻断DC（C24）的串联电容器，也指RC（C23）的C部分，尽管它应该是C24的“耦合电容器”（去耦也用于指代C24）。直流阻隔功能，但我认为这种方式令人困惑，因为它通常表示将AC接地的“其他种类”和C23的“去耦”（如果有的话）
   耦合盖通常在音频放大器电路中使用允许一级输入相对于前一级DC输出电平独立偏置。

2. 是的，只要为运算放大器提供与FPGA引脚相同的电压（例如3.3V，2.5V等），而不是所示的5V。您应该几乎可以将任何运算放大器用于比较器功能（如史蒂文所说，轨到轨最好使事情变得容易，但只要满足FPGA输入min-high max-low，就不是必需的）