延迟TTL信号

我需要设计一种电路，将输入信号延迟给定的时间（大约一秒钟，可调整）。延迟应通过使用无源组件（电阻或电容器）来设置。输入信号基本上是一个TTL电平，该电平在某个时间变高，保持高电平一段时间（100ms应该是合适的值），然后又变回低电平。

我不能使用微型或其他可编程设备，因为固件认证过程过于昂贵。

我实现了一个可行的解决方案，该方案使用RC网络馈送至Schmidt触发的比较器（将固定参考电压输入到RC电压电平输入）。我对这种解决方案不太满意，主要有两个原因：

1. 所需的延迟意味着大盘非常不准确；
2. 输入信号高电平至少需要持续“延迟”时间；

总体要求：

• 延迟时间1秒+/- 500毫秒累积+/- 10％
• 延迟事件应持续一段合理的时间，例如至少100毫秒（且小于200毫秒）。

的模拟器件/线性技术LT6993-1（见下文电路）是具有电阻可编程时钟频率和电阻器可编程分频器值和极性，与延迟达33秒〜3％的精确度的正边缘触发脉冲发生器。

内部A / D转换器将DIV输入电压转换为8位分压选择器和1位极性选择器。时钟频率和分频器值确定输出脉冲宽度。大的分频器设置允许合理大小的电阻器产生较长的延迟。

下面的电路（来自数据手册）显示了如何使用两个芯片来响应输入脉冲的上升沿生成延迟脉冲。电阻值需要调整以匹配所需的延迟。建议的DIV电阻值在电路下方的表格中显示。

Custom Silicon Solutions制作CSS555C，这是一个与宽计数器结合的555计时器。它允许您计算多个定时器周期，以使用合理大小的电阻器来产生很长的延迟。它具有可调节的内部电容器来调节延迟，因此它甚至不需要外部电容器。

下面的电路显示了多周期单稳态模式。您将需要两个芯片。第一个芯片将产生您的1秒钟延迟，第二个芯片将在延迟结束时触发以产生100ms脉冲。

如果您点击“ CSS55C价格”，您可以找到可以购买零件的资源。

德州仪器（TI）74LS123应用笔记的第14页上有一个使用'123的两半的数字延迟电路的示例。您可以通过更改Rext的值来调整延迟和输出脉冲宽度。如果您不需要随机终止输出脉冲，可以将“ B”输入和清除输入设为高电平。

我实现了一个可行的解决方案，该方案使用RC网络馈送至Schmidt触发的比较器（将固定参考电压输入到RC电压电平输入）。

实际上，这是在数字电路中实现延迟的非常标准的方法。

我对这种解决方案不太满意，主要有两个原因：

• 所需的延迟意味着大盘非常不准确；

好吧，那就用更大的R吧！延迟是由R和C的乘积定义的，因此您可以用一个交换另一个-大值电阻器比大值电容器更容易获得精确的值。

• 输入信号高电平至少需要持续“延迟”时间；

因此，可以用具有高“关闭至开启”阈值和低“开启至关闭”阈值的触发器来替换具有预定义滞后边界的现成的施密特触发器。

另一个2芯片解决方案。这种方法的优点是可以测量和调整连续时钟，这可能比定时单发事件更容易。

输入脉冲设置NAND锁存器，该锁存器从计数器中删除Reset，使其能够计数。8个时钟脉冲后，输出变为高电平。下一个时钟脉冲将使计数器保持复位状态的NAND锁存器复位，将其禁用。

其他两个门构成一个RC振荡器，显示的值应为1秒钟的延迟使其约为8 Hz，脉冲宽度为125ms。

该74HC4538是我经常使用。1秒在其范围的尽头。这是一揽子交易，因为它有两个独立的单元。第一个将提供延迟，而其输出将驱动第二个，这将产生最终脉冲宽度。

也许更清楚一点：第一个将被配置为正边沿触发单元，其Q输出将驱动第二个单触发，后者被配置为负边沿检测。第一个周期将是一秒，第二个单元将具有您想要的任何脉冲宽度（当然，出于一定原因-可能小于一秒会很好。）

而且，如果您担心将TTL连接到CMOS，也不必担心。假设CMOS是TTL输出上的唯一负载，那么在+5上增加一个1k上拉电阻就可以解决问题。