Questions tagged «delay»

已关闭。这个问题需要更加集中。它当前不接受答案。 想改善这个问题吗？更新问题，使其仅通过编辑此帖子来关注一个问题。 2年前关闭。 10 Gb以太网意味着每秒传输100亿比特，但是我不知道这在物理上是如何可能的（更不用说100G以太网了）。当今最快的CPU只能在〜8GHz上运行，但是即使传输不需要CPU，这仍然有问题。 在10G时，每个比特仅持续100皮秒，在那个时间范围内，我认为门延迟成为一个问题。这并不像为每位设置高电平或低电平那样简单，为了输出复杂的以太网波形，肯定需要数百个晶体管。 在接收端，这似乎是一个更大的问题，因为必须以非常高的速率对波形进行采样，如果使用ADC，则会引入更多的延迟。

22 ethernet  delay  sampling  high-speed 

我正在尝试为冰柜发出警报，以便如果门开着，大约1分钟后，就会响起警报。 我有一些类似于下面的示意图。当开关断开时，电容器开始通过晶体管的基极放电，但是我将LED与晶体管并联，因此当电容器放电时，LED点亮。这工作正常，但是我不能使延迟足够长的时间。如果我增加电容器值或晶体管的基极电阻，则延迟时间会更长，但是由于电容器放电速度较慢，因此LED / Alarm逐渐淡出，这是我不想要的。我希望警报/ LED尽可能突然亮起。 我有办法增加延迟，但使警报相对突然打开吗？ 作为一个脚注，我不想使用任何IC（即555计时器）

14 transistors  capacitor  delay 

我在许多地方都读到，与非门相比，与非门在行业中更受欢迎。网上给出的理由说： 与NOR PMOS（串联4号）相比，由于NAND PMOS（尺寸为2并列），NAND的延迟小于Nor。 根据我的理解，延迟将是相同的。我认为这是这样的： 绝对延迟（Dabs）= t（gh + p） g =逻辑努力 h =电力 p =寄生延迟 t =延时单位，它是技术常数 对于NAND和NOR门（gh + p）得出（Cout / 3 + 2）。两者的t也相同。那么延误应该是一样的吧？

13 digital-logic  delay 

我记得在学校时曾学习过，人们可以单独NAND或通过NOR门来构建任何逻辑电路。 首先，我想知道这是如何实现的：即，当英特尔制造CPU时，他们使用NAND/ NORgates 来构建所有寄存器等吗，还是它们还有其他更奇特的处理方式？ 其次，我想知道以这种方式构造所有内容是否会比使用AND/ OR/ NOT门制作的电路增加传播延迟。 我知道使用时PMOS/ NMOS建大门的配置，一个AND或一个OR出来的，而不是一个2级NAND或NOR这两者都是只有1。因为我知道你可以做一个AND从2级联NANDS和一个OR2个级联NORS，它只要制造商同时使用NAND和，传播延迟似乎就不会增加NOR。 是否有人对此有任何见识，特别是关于制造IC的实际情况？

12 manufacturing  delay  digital-logic  performance 

我想制作一个使用分立元件引起音频延迟的电路。 我知道我可以使用运算放大器进行小的相移，但是我正在寻找毫秒或秒范围内的信号。 有没有办法（至少很容易）用分立组件来做到这一点？ 编辑：我想知道这对于同步以及混响之类的目的。这可能会采用两条完全不同的路径，但是两条路径都适用于我将要做的工作。

12 audio  operational-amplifier  delay 

我正在与儿子一起建造模型火箭发射器。如您所见，该电路非常简单。我们希望在蜂鸣器打开时增加一个蜂鸣器和一个LED /灯泡，以作为远离火箭的警告。 我如何在不发射火箭的情况下点亮灯泡并使蜂鸣器响起？在按下启动按钮之前，蜂鸣器和灯泡将需要通电。我已经购买了我认为需要的所有组件，并已准备好进行构建。 模拟该电路 –使用CircuitLab创建的原理图

11 switches  design  basic  delay 

我需要设计一种电路，将输入信号延迟给定的时间（大约一秒钟，可调整）。延迟应通过使用无源组件（电阻或电容器）来设置。输入信号基本上是一个TTL电平，该电平在某个时间变高，保持高电平一段时间（100ms应该是合适的值），然后又变回低电平。 我不能使用微型或其他可编程设备，因为固件认证过程过于昂贵。 我实现了一个可行的解决方案，该方案使用RC网络馈送至Schmidt触发的比较器（将固定参考电压输入到RC电压电平输入）。我对这种解决方案不太满意，主要有两个原因： 所需的延迟意味着大盘非常不准确； 输入信号高电平至少需要持续“延迟”时间； 总体要求： 延迟时间1秒+/- 500毫秒累积+/- 10％ 延迟事件应持续一段合理的时间，例如至少100毫秒（且小于200毫秒）。

9 delay