两个输入端具有相同信号的“与”门的目的是什么?


15

如果这是一个缓冲区,除了在单个封装中提供更好的可用性之外,为什么还要使用AND门?这在Analog Devices SHARC评估板上。

在此处输入图片说明

Answers:


27

这是一个缓冲区。两个门意味着输出电流的两倍。但是,您可能会问为什么使用AND门而不是缓冲区?我最初要说的是,他们可能在电路中的其他地方使用了一个或两个AND门,只是弹出了一个四方AND门芯片,使用其中的两个AND门作为缓冲区,而不是调用实际的缓冲区来节省电路板空间和零件数。但是,似乎它们是单门产品。因此,我认为无论出于何种原因,他们手头上都有许多AND门芯片-也许它们在电路中的其他地方使用,或者在同一生产线上制造的其他设计中使用-并且他们不想为另一个订单项/拾取和放置机器上的零件进料器,因此他们只指定了更多的AND门,而不是一些AND门和一些缓冲区。

关于以这种方式使用两个AND门(或另外两个输入逻辑门)而不是缓冲器(或反相器)的注意事项是,输入引脚的数量是原来的两倍,因此输入电容将是原来的两倍。在大多数情况下,这可能不会成为问题。如果可能是一个问题,请将一个输入高电平(或低电平,取决于门),而不是将两者都连接到输入信号。

编辑:看起来其中之一被标记为DNP,因此可能是板上的空白。我认为这样做是为了防止一个门无法提供足够的驱动强度,而他们又可以增加第二个门而不必重新旋转电路板。


1
关于两个门意味着两倍的输出电流,这是不正确的。电路中实际上没有两个AND门。的原理图和PCB允许要么被使用,但是只有U9嵌合,和U10被标记为“DNP”(不要地方)。通常,这是为了进行测试而完成的,或者在拥有U9设备有问题的情况下提供备用设备。如果您实际上将两个设备的输出连接在一起,结果将是它们会相互竞争而耗尽,而不是获得两倍的输出电流。
格雷厄姆(Graham)

5
假设他们朝同一个方向拉,那么他们就不会互相战斗。它们都是CMOS,输出晶体管实际上只是处于并联状态。不过,关于DNP注释的要点是。我假设他们在上面放了两个脚印,以防万一他们需要比一个人提供的更多的驱动强度。
alex.forencich

1
它们的合理点是CMOS-您可以并联FET / MOSFET以获取更多电流,这样就可以了。TTL肯定不会,因为BJT不会那样工作。尽管我仍然不建议这样做,因为切换时间不会完全相同,这在短期内(如果它们都不处于相同状态)产生短暂但巨大的电流尖峰。不足以立即杀死任何东西,但这并不能延长使用寿命,而当前的峰值会给EMC带来真正的问题。
格雷厄姆(Graham)

@Graham:将“ AND”门的两个输入都连接到信号源可能会使该源上的负载几乎翻倍,其中一个输入与该源相连,而另一个则拉高。
超级猫

@supercat是的,但与我所说的关于两个单独的“ AND”门的两个输出的内容并不真正相关。尽管如此,这是电路的另一种可能的改进。
格雷厄姆(Graham)

11

由于可用性或其他一些便利,设计人员可能选择了AND门。也许他们已经在该板的物料清单上具有“与”门。

栅极用作驱动电缆的缓冲器。与最初产生信号的部分相比,这两个门可以输出更多的电流。

有些IC只是进行缓冲而没有逻辑功能(例如SN74LVC2G34)。


由于可用性或其他某种便利性 ”……他们称其为“制造设计”(DFM),但是谁知道有人真的做到了?可能是一个新
员工

2

SPDIF旨在从75欧姆的源驱动1Vp-p到75欧姆的负载。

计算出驱动器所需的电流后,大概设计师认为这是最便宜的供电方式(或者就PCB空间而言最小,或者在他们的设计中最佳)。

By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.