竞争PCB晶体布局建议


38

这与以下问题有关:我的晶体振荡器布局如何?

我正在尝试为微控制器布置一个12MHz的晶体。我已经阅读了一些专门针对晶体以及高频设计的建议。

在大多数情况下,他们似乎同意以下几点:

  1. 痕迹越短越好。
  2. 差分走线对应保持尽可能接近相同的长度。
  3. 将晶体与其他任何物体隔离。
  4. 在晶体下方使用接地层。
  5. 避免信号线过孔。
  6. 避免走线直角弯曲

这是我目前为水晶所拥有的布局:

水晶布置

红色表示顶部PCB铜,蓝色表示底部PCB层(这是2层设计)。栅格为0.25mm。晶体下方有一个完整的接地层(蓝色层),晶体周围的接地是使用多个过孔连接到底部接地层的。连接到时钟引脚旁边引脚的走线用于uC的外部复位。它应保持在〜5V,并在接地短路时触发复位。

我还有几个问题:

  1. 我已经看到了一些推荐的布局,这些布局将负载电容器放置在更靠近IC的位置,而另一些则将其放置在较远的位置。我可以期望两者之间有什么区别,推荐哪个(如果有)?
  2. 我应该从信号走线的正下方移除接地层吗?看来这将是减少信号线上寄生电容的最佳方法。
  3. 您会建议使用更粗或更薄的迹线吗?目前,我有1000万笔痕迹。
  4. 我什么时候应该将两个时钟信号放在一起?我见过一些建议,其中两条线在前往uC之前基本上彼此指向,而另一条线则像我目前一样彼此分开并缓慢地聚集在一起。

这是一个好的布局吗?如何改善?

到目前为止,我已经阅读了一些资料(希望能涵盖其中的大部分,但我可能会遗漏一些):

  1. TI对高速布局指南的建议
  2. Atmel的AVR硬件设计注意事项
  3. Atmel振荡器的PCB布局最佳实践

编辑:

感谢您的建议。我对布局进行了以下更改:

  1. uC下方的底层被用作5V电源平面,顶层是局部接地平面。接地层有一个通向全局接地层(底部层)的通孔,其中5V连接到源极,并且两者之间有一个4.7uF的陶瓷电容器。使接地和电源布线更加轻松!
  2. 我已移除了位于晶振正下方的顶部接地元件,以防止晶振壳体短路。
  3. @RussellMcMahon,我不确定通过最小化循环面积您到底是什么意思。我已经上传了修改后的布局,在将晶体引线发送到uC之前,我将它们聚集在一起。这是你的意思吗?
  4. 我不太确定如何才能完成围绕水晶的护环环(现在它是钩形的)。我应该运行两个通孔以连接端部(与全局接地隔离),移除部分环还是直接保留原样?
  5. 我应该从晶体/盖子下面去除全局接地吗?

更新的布局


这很好,在12MHz下您不会有问题。太慢了 将瓶盖靠近晶体放置。对于该频率,不需要接地。厚度不起作用,它们将不携带任何电流。
2012年

看起来还不错。Xtal尽可能接近IC。| 最小化导电回路的回路面积。例如,在将xtal置于低位之前,请先将引线带出。很少有人这样做。考虑在极端情况下将xtal旋转90度以将环路面积减小到几乎为零。| 注意与顶部焊盘尺寸相比,引脚周围的绝缘程度。请确保不要短时间碰到护垫(已发生)
罗素·麦克马洪

@RussellMcMahon我不确定我是否正确理解最小化循环面积的知识。我上传了一个新的布局,在进入uC之前,晶振引线直接相互连接。这是你的意思吗?
helloworld922,2012年

使XTALIN和XTALOUT尽可能彼此远离,以减少信号之间的电容耦合并在它们之间添加接地。米勒效应会放大交叉电容,甚至可以消除振荡。
PkP

Answers:


32

您的展示位置很好。

您对晶体信号走线的路由很好。

您的接地不好。幸运的是,做得更好实际上会使您的PCB设计更加容易。微控制器的返回电流和流经晶振盖的电流将包含大量的高频成分。这些应存放在本地,并且不允许流经主接地平面。如果您不避免这种情况,那么您将不再有接地层,而是中央馈电的贴片天线。

将与微关联的所有地面立即绑在顶层上。这包括Micro的接地引脚和晶体盖的接地侧。然后仅在一个位置将此网连接到主接地层。这样,由微晶体和晶体引起的高频环路电流会留在本地网络上。流经连接至主接地层的唯一电流是电路其余部分看到的返回电流。

为了获得额外的信用,可以使用与微型电源网类似的东西,将两个单个馈电点彼此靠近,然后在馈电点的微侧上的两个之间直接放置一个10 µF左右的陶瓷帽。电容帽成为第二级分流器,用于将高频功率输出到微电路产生的接地电流,并且馈电点的紧密度会降低贴片天线的驱动电平,从而避免任何其他防御措施。

有关更多详细信息,请参见https://electronics.stackexchange.com/a/15143/4512

为响应您的新布局而添加:

这绝对是更好的方法,因为高频环路电流保持在主接地层。这样可以减少电路板的整体辐射。由于所有天线均作为接收器和发射器对称地工作,因此也降低了您对外部信号的敏感性。

我认为没有必要使从水晶帽到微脂的地面痕迹变得如此肥沃。危害不大,但这不是必需的。电流非常小,因此即使只有8密耳的走线也可以。

我真的看不到故意将天线从晶体盖上掉下来并缠绕在晶体上的问题。您的信号远低于将开始产生谐振的位置,但是在不打算进行射频发送或接收的情况下添加免费天线不是一个好主意。您显然正在尝试在水晶上放置“保护环”,但没有给出理由。除非您附近的dV / dt很高并且晶体制作不良,否则没有理由需要保护环。


2
您的建议后,OP对问题进行了一些编辑。我对您在编辑后对版式的想法感到非常好奇:)
abdullah kahraman 2012年

关于保护环,这很有趣。在我的上一个设计中,我实现了这样的保护环,正如Atmel应用笔记中所建议的那样。(atmel.com/images/doc2521.pdf)我的时钟没有问题,但是同样我也没有得到FCC的认可。
dext0rb

2
@abdullah:这意味着它没有任何危害,但也没有提供太多好处。换句话说,您无需费心这样做,但如果您这样做,则不会伤及任何东西。
奥林·拉斯洛普

3
@abdullah:是的,较宽的走线具有较小的电感和较小的电阻。但是,在这种情况下,当晶体靠近其驱动器时,其差异是如此之小,以至于它是不对称的。我通常使用8百万迹线,但没有发现任何问题。较宽的走线会占用更多空间,并且对其他地方具有更大的电容。
Olin Lathrop'9

2
“你不再有一个地平面,而是一个中央馈送的贴片天线”-这可能是我整周阅读最多的一句话:)完全同意。
库巴·奥伯2015年

2

http://ww1.microchip.com/downloads/en/DeviceDoc/Atmel-8128-Best-Practices-for-the-PCB-上查看Atmel的应用笔记AVR186,“振荡器的PCB布局最佳实践” 。振荡器布局_ApplicationNote_AVR186.pdf

将负载帽放在IC旁边;在IC和晶体之间。保持XTALI和XTALO走线较短,但应通过使走线彼此尽可能远离来最大程度地减小其电容耦合。如果需要使走线的长度超过半英寸,则在它们之间放置接地线可以消除交叉电容。将走线四面接地,并在整个物体下方放置接地层。

保持简短。

By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.