为什么在计算机中使用“与非”门制造“与”门？

41

为什么这是AND门的标准

什么时候可以用两个FET和一个电阻制成？

transistors logic-gates computer-architecture

— theonlygusti
source

21

NAND（和NOR）在功能上是完整的，这意味着仅使用NAND（或NOR）即可实现任何逻辑功能。这使得它成为任何事物的非常方便的统一构建基块。虽然不确定这是唯一（也是主要的）原因。

— 尤金（Eugene Sh）。

1

V_{O H}

$V_{OH}$

26

在IC设计的背景下，电阻在物理上比晶体管大。当设计高密度IC时，电阻器引起的耗散使电阻器非常不希望用作逻辑门组件。

— mkeith

3

AND，OR门：3个晶体管。NAND，NOR门：2个晶体管。为什么？

— phuclv

4

这里似乎有两个问题。“为什么不使用下拉电阻器代替例如nand门中的两个额外晶体管？”和“为什么不使用额外的两个晶体管进行反相，而不是在第一个中创建同相栅极地点？”

— ctrl-alt-delor

67

为了获得逻辑的同相操作（即AND或OR与NAND或NOR），您需要以共漏极模式（也称为“源极跟随器”模式）操作晶体管。

这种逻辑模式的问题包括：

没有电压增益。经过多个阶段后，信号变为零。
输入和输出之间存在明显的偏移（称为阈值电压）。高电平输出将低于相应的高电平输入。

总之，这些问题意味着您无法将此门的输出连接至自身另一副本的输入。这使得它对于构建更复杂的电路毫无用处。

这就是为什么所有成功的逻辑系列¹均采用共源（或共发射极）模式的晶体管构建的原因，该晶体管具有显着的电压增益，并且在输入和输出之间没有累积的偏移-但是输出相对于输入是反相的。因此，基本功能包括反转：NAND或NOR。

另外，NAND和NOR门“功能完善”，这意味着您可以从所有NAND门或所有NOR门构建任何逻辑功能（包括锁存器和触发器之类的存储元件）。

¹具体来说，是使用电压作为逻辑状态的逻辑系列。这包括RTL，DTL，TTL，PMOS，NMOS和CMOS。电流模式逻辑系列（例如ECL）确实使用发射极跟随器和共基极晶体管的组合来达到相同的目的，同时又避免了饱和（速度）。

— 戴夫·特威德
source

2

一个有趣的附带问题是为什么我们不将其用于其他所有门。

— 约书亚

2

@Joshua：我不确定“这个”是指什么，但是如果是电流模式逻辑，则与相对较大的每栅极稳态功耗有很大关系。

— 戴夫·特威德

@DaveTweed我相信Joshua的意思是：按照OP的建议进行操作，以2个NMOS作为电压跟随器（无电压增益），并且在下一阶段实施的任何逻辑上，都使用高电压增益。因此，您可以在“电压跟随器” /“某个地方的某些逆变器”之间切换。-约书亚（Joshua）的问题是，为什么不专门使用该设计（交替跟随器/逆变器）。-也许您的评论是针对此的，我在理解/理解您的回答时遇到困难。

— 哈里·斯文森

@HarrySvensson：你可能是对的。我也不确定约书亚所说的“其他大门”是什么意思，但我决定暗中暗杀。由于他从未回来澄清，所以我们永远不会确定。

— 戴夫·特威德

2

@HarrySvensson你做到了，DaveTweed已经说出了什么问题。

— 约书亚

24

您要描述的是PMOS逻辑。与CMOS相比，它具有一些明显的缺点：

如果电阻值较低，则当栅极处于活动状态时，栅极将消耗大量的静态功率。CMOS门不进行主动开关时，基本上不消耗功率。
如果电阻器的值较高，则栅极关闭的速度很慢，因为由输出驱动的任何栅极的电容都必须通过电阻器放电。另外，高值电阻器可能会比一组互补晶体管消耗更多的面积。
出于与过程相关的原因，PMOS的效率不如反NMOS逻辑。

— 黄昏
source

4

不，OP显示N沟道晶体管。因完全不同的原因而失败。

— 戴夫·特威德

3

@DaveTweed我在假设零件是制图错误的前提下工作。如果您想在一个单独的答案中解释他们出了什么问题，那也可能会有所帮助。

— duskwuff '18

5

仍然应该很明显-如果这些是P沟道晶体管，它将实现NOR功能，而不是AND。

— 戴夫·特威德

4

这个答案的投票数令我非常困惑。

— 哈里·斯文森

3

@HarrySvensson热门网络问题综合症。拥有101名代表的站点范围内的用户泛滥，他们对域名的了解很少，只能投票，不能投票。在这样的小型网站上，统计数据会大打折扣。

— 管道

22

我认为尚未有人提及的原因：技术限制：

与晶体管相比，片上电阻很大。为了获得可观的价值，我们正在谈论比最小的晶体管大几个数量级的情况。换句话说，除了使用适当的CMOS可获得的所有其他优势（静态电流，驱动电平，输出摆幅）外，它的价格也便宜很多。
图案化：逻辑上的晶体管可以这么小，因为它们是以重复的方式进行图案化的。这也使他们可以获得更高的产量和更一致的性能。扔电阻会破坏这一点。
电容：逻辑系统中速度的限制是下一级的电容。更大的电容意味着需要更慢的性能（更低的性能）或更大的驱动强度（更大的晶体管，更大的面积，更大的静态电流，更多的功耗，更大的电容呈现给前一级）。大电阻可能会为您提供大量电容，因为它会占用很大的面积。这可能会损害性能。

有时，这可能是在更专业的技术上完成的，这些技术可能没有好的逻辑晶体管（用于模拟/ RF应用）。

— 乔伦·维斯（Joren Vaes）
source

8

晶体管电阻器逻辑是一个知识领域。依赖电阻的逻辑门的特性与使用晶体管的逻辑门的特性非常不同。首先，保持高态的下拉电阻会持续消耗功率。对于电池供电或高密度设计而言，这可能是个问题。反之亦然（下拉保持低电平）。

速度和驱动强度存在很大差异的另一个领域。静态时，CMOS中使用的推挽输出结构可以快速切换而不会耗散功率。

请注意，您绘制的电路根本无法工作。除非输入电压高于VCC，否则不能将NMOS置于顶部分支。如果输出负载很大，那么电路将无法驱动VCC附近的任何地方。它甚至可能还不够高，无法被某些逻辑门识别为“高”。

这不只是挑剔。事实证明，除非在本质上是反相的（如NAND和NOR一样），否则很难构建一个可以在一个阶段切换轨到轨的东西。这就是“与”门使用“与非”后跟“非”（反相器）的真正原因。世界上没有人知道采用少于6个晶体管的通用CMOS AND门的方法。同样适用于OR。

— 麦基思
source

在5伏NMOS器件中，使用不具有高于VDD的栅极偏置源的NMOS晶体管切换高端信号的情况并不少见。开关阈值低于2.4伏，因此可以承受一个弱上拉，将节点升至4伏，然后使用它来操作传输晶体管的栅极。Atari 2600的TIA芯片中包含的动态移位寄存器就是以此方式实现的。

— 超级猫

谢谢@supercat。我不知道但是，显然有很多限制。而且，这不会改变OP电路不是可行的通用AND门这一事实。但是，它可能适用于不需要在VCC附近输入的负载。

— mkeith

6

我在大多数逻辑系列中都建议使用TTL逻辑的主要原因是增益元件在反相。要获得具有良好驱动特性的同相输出，则需要额外的反相器。

这个逆变器是坏事。

它使用电源
减慢逻辑功能
通常，您不关心反转，有时您需要它。

由于我们通常使用离散的门来对抗速度（或者我们曾经是唯一的选择），因此倒转的门统治了一天。提供同相门（将7400与7408比较）。

其主要示例是“ 与”或“反相”门。对于典型的TTL编号，其传播延迟与NAND和NOR相同，但它包含两个逻辑级别。

— 厘米
source

6

使用CMOS设计的优点有很多：

在您描述的NMOS逻辑中，如果输出为高电平（两个输入均为高电平），则电流会存在一条直接（电阻）路径。因此，在那种情况下，即使在稳态下，栅极也会消耗大量的功率（V ^ 2 / R）。但是，在CMOS中，只有当所有四个晶体管都导通时（即：当栅极开关时），电流才能流过。
通常，在硅片上很难实现电阻并占用大量芯片空间。电阻的精确值实际上也无法实现。
在NMOS逻辑中，输出电压不可能达到最大值（+ 5V），因为在达到某个最小值之后，晶体管将开始关闭（从而关闭充电支路）。这直接转化为降低的噪声容限。
CMOS逻辑可以很容易地用于制造晶体管数量很少，功耗低以及高速运行的任何电路。因此，将电路的一部分制成NMOS（具有电阻性负载）非常麻烦且效率低下。

因此，使用“与非”门后跟反相器来设计“与”门。

— Parth K
source

第一点很好地说明了为什么 NMOS比CMOS需要更多的功率。

— 卡米尔·古德塞内

4

从NAND中构建AND，可以使逻辑使用最小的栅极尺寸，并确定反相器中两个（只有两个）晶体管驱动线路的尺寸。这样可以最大程度地提高速度并最大程度地降低功率损耗，但仅以额外的晶体管使用更多的面积为代价（考虑了在预期应用中驱动线路所需的电阻大小）。

另外，为了分享我在大学（很久以前在遥远的银河系中……）学到的一些智慧：我们曾经享受了有关门阵列逻辑的演讲。最后，一位学生问，当所有这些NAND门首先都在芯片上时，工程师为什么要打扰尽量减少使用的NAND门数量？主持人的答案一直困扰着我30年：因为如果我们不这样做，我们的竞争对手就会这样做。

如果您的竞争对手可以制造出更快，更省电的电路，而没有明显的成本差异，那么使用电阻器是商业上的错误，而不仅仅是工程上的错误。

— JBH
source

2

穿过非放大门的逻辑信号最终会比开始时弱得多。虽然可能在芯片内包含一个非反相AND门，但弱输出馈电的门的开关速度可能比强输出馈电的门的开关慢得多，以至于将信号通过NAND反相器传递所需的时间，而另一个门则可能小于将NAND和反相器替换为弱输出AND的情况。

请注意，即使一个人同时具有NMOS和PMOS晶体管并且想要建立一个弱输出的AND门，也应该以类似于CMOS NOR门的方式构造该门，但是要反转NMOS和PMOS晶体管，以避免静态功耗。电阻非常昂贵，因此除非绝对必要，否则应避免使用它们。

然而，在其他答案中没有提到的一点是，反相门可以包含串联输出和并联输出的混合。例如，可能有一个实用的复杂门，仅使用一个反转级别即可计算“不（（X和Y）或（X和Z）或（Y和Z））”。尽管使用“与”将其输出馈送到电路中的多个位置并不现实，但可以在“或”门的一个或多个输入上包括“与”门，或在一个或多个门上包括“或”门。 “与非”门的更多输入。

— 超级猫
source