没有大量引脚的并行RAM？

早在1970年代，德州仪器（TI）就有一种现已停产的产品，它们称为GRAM（并且仅读取等效的GROM），该产品基本上是一种标准的存储芯片，其地址和数据全部复用到8个引脚上。您可以通过向芯片发送两个字节的地址来开始操作，然后每次向读或写引脚施加脉冲时，它将使用总线来读或写一个字节，然后递增内部地址计数器。结果是存储芯片的速度几乎与标准并行存储芯片一样快（至少对于顺序访问操作而言），但是只需要16针封装，而不是28针封装，就可以满足当今所需的其他类似存储器的需求。 。

如今，对于类似的应用程序，您可能最经常使用SPI访问的串行存储器-但问题是这种存储器的速度非常慢（大多数存储器的最大吞吐量约为20Mbit / s；某些存储器的运行速度是后者的两倍，但我没有找到比这更快的速度了），而这些TI零件的现代等效速度可能比这快得多，可以轻松实现100 + Mbit / s的访问速度。

是否有任何仍在生产中并且性能与TI芯片相似的产品？我今天能找到的最接近的是定制部件，例如VLSI VS23S010D，它结合了支持我正在寻找的那种接口的存储设备和显示驱动器，该驱动器使引脚数达到48个。我理想地是在14或16引脚封装中寻找东西（我认为14是实际的最小值-2x功耗，8x数据，时钟，地址选择，读取字节，写入字节）。

合适的标准解决方案可能是QSPI（也称为QPI或SQI）。它在某种程度上是SPI接口的扩展，但是使用四个（四位数，因此首字母缩写为Q）数据位（IO0 / IO1 / IO2 / IO3），而不是每个方向（MISO / MOSI）使用单个信号。

因此，芯片非常小（通常为SO-8），并且接口非常高效：您需要为每个读或写命令发送地址，但是随后您可以突发读取多个字节，每个时钟周期读取4位。闪存的最大时钟速度通常约为104MHz。使用双倍数据速率信令（每个时钟沿有四个位，上升和下降：因此每个时钟周期有八个位-通常，在这种模式下，闪存芯片的最大输出频率为80MHz）可以使其更快。

芯片数据手册将提供有关每个信号的确切含义/用法的所有详细信息。为了说明这一点，这是一个读取命令时序图（在单数据速率模式下，摘自此数据表）：

在这里，您看到需要14个时钟周期才能获得第一个字节（在80MHz时，这意味着175ns的访问时间）。但是，如果您需要更多字节，则只需为每个字节添加2个周期（25ns）。因此，突发读取将使其比典型的70ns甚至45ns闪存并行芯片快得多。

使用此接口，您可以轻松找到许多制造商的NOR闪存零件。请注意，它们的性能（最大速度，虚拟周期数）和功能（四方I / O或仅双I / O，DDR支持）会有所不同，因此请查看数据表。

RAM很难找到，但仍然可以使用，尤其是可以从Microchip（例如23LC512），ON semi（例如N01S818HA）和ISSI（例如IS62WVS2568GBLL-45）找到。它们比闪存慢。但是我在上面建议的ISSI仍然可以达到45MHz（单数据速率），显然最小读取周期的第一个字节需要11个时钟。或换种说法：每字节200ns + 45ns（180Mbit / s吞吐量），这还不错，并且超出了您指示的GRAM速度。

另外，请注意，许多高端MCU（来自NXP，ST等）都在硬件中支持此接口。

^{我将其发布为另一个答案，因为它完全不同。}

还有另一个但不太常见的界面也很符合您的描述：HyperBus，由赛普拉斯（专有）设计。

这一款使用DDR的速度更高（高达166MHz），并使用8位总线。因此，您可以达到2666 Mbit / s（哇！），这使QSPI远远落后。它还设计用于更高密度的DRAM，而不是SRAM，因此您可以找到8M x 8芯片（另一篇文章中提到的ISSI QSPI SRAM则为256k x 8）。它仅使用12个信号（不包括电源电压）。

这是ISSI的HyperRAM产品：IS66WVH8M8ALL。您还可以找到HyperFlash产品。

但是我们在另一类产品上。它更昂贵，更不易获得，芯片通常是BGA，并且接口要复杂一些（由于高速和DDR）。而且，支持此功能的MCU更少。