放置通孔以连接地平面

我一直想知道关于PCB布局的接地做法。我的第一个问题涉及过孔。我注意到，在一个简单的两层PCB板上，两面都有接地层，通常会间隔开几个或几个通孔，以最小的阻抗在两个铜浇口之间连接它们。

但是，在RF板上，通孔的放置似乎更加刻意，我想知道其背后的理论。连接接地层的过孔通常与RF走线接壤。请参见以下差分共面波导示例：

我还有关于PCB接地的第二个问题。什么时候将彼此之间的接地平面“隔离”？当两个接地平面都通过通孔连接到底部的同一接地平面时，将一层接地平面（例如，顶部）彼此隔离是有帮助的。当我们拥有这些隔离的接地层时，通孔的放置与上述两种情况中的一种不同吗？

注意：我知道这里可能有重复项，但是我对答案不满意，并认为我的问题需要更多细节。

感谢您的信息。

您显示的布局看起来像所谓的铜背共面波导（CBCPW）。这意味着波导的接地回路不仅在共面接地中（接地与信号迹线位于同一层），而且还位于信号层“正下方”的平面层中。从某种意义上说，我仅在数据速率超过20 Gb / s时才看到它在数字系统中使用，因此该结构相当神秘。

我在Rogers Corp工程师在《微波杂志》上的一篇文章中找到了关于CBCPW和微带之间差异的合理讨论。

本文表明，在辐射损耗在微带中很重要的频率上（大约从25 GHz起），CBCPW的损耗低于微带，这解释了为什么CBCPW在较低频率下并未得到广泛使用。

在解决您的问题时，本文指出了CBCPW结构中接地过孔的一些特殊要求：

为了正确接地，CBCPW电路使用过孔连接顶层共面接地层和底层接地层。这些通孔的位置对于实现所需的阻抗和损耗特性以及抑制寄生波模式至关重要。

这基本上意味着，如果在共面接地层和背衬接地层之间没有频繁的缝合过孔，则功率可能会转移到不希望的传播模式，这将导致过多的插入损耗或传输线特性的强烈分散。

第1部分：在试图垂直于缝隙流动的辐射和吸收电流方面，顶部接地平面中的长缝隙可以用作天线。您可以将插槽视为某种“负极线”。更多细节可以在这里找到。

试图从一块顶侧接地平面流到另一块（垂直于RF迹线的电流）的高频电流被迫绕着这些块之间的间隙边界流动。现在考虑如果槽的长度等于电流波长的一半会发生什么。槽两端（连接件的位置）两端的槽两端电压被强制为零，但这意味着槽两端的电压差在槽的中心最高。类似地，电流（跨槽）在槽的中心被迫为零，但在槽的两端则为最大值。这是普通半波线天线的电气“双重”，其中电流在中心最大，两端电压最大。插槽和电线与天线一样有效，

将插槽两侧与另一侧的实心接地平面相连的多个过孔可“短路”该插槽天线，从而消除了该问题。

第2部分：板上某些“嘈杂”子系统（或就此而言，需要特别“安静”的子系统）的独立接地层，这些接地层仅与系统级接地层相连，用于将子系统内部信号的返回电流限制在电路板的那个区域，以防止它们影响电路板上的其他子系统（或受其影响）。

例如，假设您有一个基于微处理器的数据采集系统，该系统具有高分辨率ADC及其上游的一些模拟信号调节电路。您可以为模拟电路创建一个接地平面，为微处理器及其晶体和其他数字外围设备（例如，大型闪存芯片）创建另一个接地平面，然后将每个接地平面分别连接到系统接地平面（或彼此连接）。只有一点。这样可以将晶体的高频噪声和微处理器的其他快速切换数字I / O信号保持在敏感模拟电路的接地平面之外。如果查看制造商为其高分辨率ADC和DAC芯片生产的评估板的布局，就会看到这一点。

在CPW或共面波形中，RF能量在基板顶部的导体之间。这在难以接近接地平面且距离非常短的半导体中很常见。对于PCB，需要有一个底部接地，这被称为接地共面波导（CPWG）或导体支持的共面波导（CBCPWG）。通孔间距用于创建虚拟壁，RF能量不能通过该壁泄漏。频率越高，波长越短，通孔之间必须越靠近。这是一篇论文的链接，该文章通过测试第14-21页的不同电路板来说明这一点。

http://mpd.southwestmicrowave.com/showImage.php?image=439&name=Optimizing%20Test%20Boards%20for%2050%20GHz%20End%20Launch%20Connectors