我的水晶布局看起来如何？

我已经完成了晶体的初步布置。我从未设计过带有晶体的电路板，因此，根据我对晶体布局的一小部分知识，这只是一个粗略的第一步。我到目前为止看起来如何？我还能做得更好吗？

主板上的详细信息：

• 4层（从顶部开始：信号-接地-分离电源平面-信号）
• Y1为32.768KHz
• Y2是12MHz
• Y1和Y2的负载上限分别为15pF和18pF
• 对于规模，Y2的焊盘和MCU保持孔之间的空间为1.75mm

注意：此图片未显示MCU电源/接地引脚。我将它们全部绕过MCU外围的0.001uF，0.01uF和0.1uF陶瓷，并通过短走线直接连接到3V3电源层和接地层，直达芯片下的通孔

编辑：更新了晶体布局和图片。我将晶体拉向MCU，然后将负载电容器拉至晶体。即使我被告知这并不重要，但从晶体到MCU的走线几乎相等。如果我的数学正确，则Y2的走线仅相差4密耳。：D

理想情况下，您希望从MCU到晶振以及从晶振到负载电容的走线尽可能短且长度相等-在这方面，您的设置并不理想，但是对于如此低的频率，我猜您会确定的。

一旦我遇到很多问题，试图使MC3PHAC能够正常工作，因为它对晶体非常挑剔，那么我的踪迹就长短不一了。在尝试了不同的负载上限值之后，最终使用了参考设计中指定的陶瓷谐振器。