PCB过孔如何影响信号质量？

9

通过PCB过孔路由高速信号（例如时钟频率为4MHz的SPI总线）是不明智的做法？

我注意到在3.3V电平的SPI总线信号上有很多噪声（+ -300mV）。信号走线只有约5cm长，但在到达目的地的过程中，每个走过约5个过孔。该板只有两层，这就是为什么这些线上有这么多通孔的原因。

我可以预期（如果有的话）PCB层更改会引入哪种噪声？

答案中有很多好的信息。很难只选一个。假设PCB通孔引入约1.2nH的电感和0.4pF的电容，那么似乎一致认为5个通孔不会以任何重要方式影响4MHz信号。

pcb noise via

— 杰夫·瓦豪斯（Jeff Wahaus）
source

如果您想象过孔的走线侧视图，那么您希望该形状如何影响信号？

— 棘轮怪胎

6

4 MHz的SPI总线在今天几乎不是“高速”的-您确实需要考虑信号完整性，但是通过使用保持理智不会成为问题。您不需要五个通孔即可完成5cm的行程-是否让自动布线器疯狂运行？对于有人问您的问题的电路板，您可能应该手动进行布线。您正在测量的“噪音”可能是您如何进行测量的结果，可能会出现一些过冲和振铃，但尚不清楚您正在测量该噪声。

— 克里斯·斯特拉顿

对于两层板，通常没有坚固的接地层，因此走线阻抗始终不是恒定的。因此，通孔没有什么区别。而且至少它们不会引起（大量）噪声。如其他注释中所述，4 MHz也不是高速。

— TemeV

首先，将每个过孔视为与传输线串联的1 nanoHenry电感。然后，您可以优化此模型。

— Analogsystemsrf

1

@ChrisStratton我同意您的看法，因为近来出现了高速，因此4MHz不是高速。为了完整性，许多信号完整性问题是由上升时间而不是基频驱动的。4MHz时钟的上升时间可能为20ns。

— 尼克·阿列克谢耶夫

4

对于3.3V总线，300mV很大。过孔不会造成问题，因为过孔只会增加几nH的电感，并且如果任一端的电容低于100pF，且走线的短路将小于0.1Ω，则RLC谐振器的频率约为1GHz，您将赢得没看到。

直到50MHz，传输线的影响才变得明显，因此4Mhz应该没问题。

两层板上最常见的问题是接地不当（菊花链接地）引起的共模噪声和共模噪声。因此，我首先来看一下设计中的接地系统，确保电流不会通过菊花链状的小走线产生共模噪声。

另一个问题可能与接地以及示波器的接地位置有关。

— 电压尖峰
source

SPI总线正在通过TXB0108电平转换器（5至3.3V），因此我期望3.3V信号非常干净。我看到的噪音显然是由于示波器连接到总线的方式所致。SPI总线上有3个设备，其中两个位于液位转换器2 cm之内，一个距离约5 cm。距离最远的设备已插入插座，因此我卸下了它，以使用插座引脚连接示波器。卸下第三个设备后，信号产生了很大的噪声。我在连接了第三个设备的情况下进行了重新测量，噪声明显降低了。

— 杰夫·瓦豪斯

示波器的接地可能是个大问题，如果您以高于30MHz +的速度运行，则探针的接地线电感开始变得明显，您需要采取措施使其尽可能短。

— 电压峰值

5

关于高速信号，我是一个新手，但是碰巧的是，当您问这个问题时，我正在研究信号的完整性。我引用的一个消息来源是Lee Ritchey的《第一次就对了》。您将要查看第25章，直角弯曲和过孔：反射和其他问题的潜在根源。

我不认为过孔会在您的设计中引起任何问题。以下是摘录：

在走线中使用时，通孔是电容性的，不是电感性的。与走线的电容相比，过孔的电容值很小（50Ω时为3.5pF /英寸）。通常，边沿速率低于0.3 ns的信号看不到过孔。

本章继续讨论由于PCB层阻抗不匹配而引起的反射，但是，这似乎是不满足制造公差的情况。

— 耶尔顿
source

3

问题不是SPI时钟频率太高（4 MHz）。它可能是0.1 Hz，信号边缘仍然会响起，因为边缘速率决定了带宽。通常，微控制器IO引脚的强度适中，并且可以驱动上升时间为4ns的30pF电容性负载或上升时间为2.5ns的10pF电容性负载。根据STM32F207数据表，该功能足以将100-120MHz的信号从MCU驱出。

您可能会缺少的是，如果您的MCU没有可设置的引脚驱动强度，则可以通过在驱动引脚的设备上放置33欧姆串联终端电阻来将上升/下降时间减慢到合理的水平。这样，边缘需要的带宽更少，振铃次数也更少。在长度为5cm的情况下运行4MHz SPI应该不是问题，但要检查芯片需要工作的上升/下降时间。

另一个问题是，示波器或探头的带宽限制为100MHz，并且信号沿的速度足以超过100MHz的带宽，因此示波器可能会显示信号振铃。

— 只有我
source

我测量的边沿速率约为300ns。MOSI线上有很多振铃，但在时钟上升沿发生时就消失了。我可能可以使用8MHz的总线时钟，但不会更快，而不会引起振铃。

— 杰夫·沃豪斯

2

5MHz很慢。但是信号的带宽取决于上升时间。

BW = 0.35 / Tr因此为10ns = 0.01us BW = 0.35 / 0.01us = 35MHz

但是，如果信号是HDMI或CML逻辑，甚至上升时间仅为1ns，则；

BW = 350MHz然后，我们有了两个经验法则，即最大路径长度增加了，可以忽略通孔或长走线的反射。

1：1/10 Lambda，1ns的上升时间使用v = c / sqrt（Er）
-最大路径长度为8.5 cm

斜率/ 4
- 最大路径长度为4.5厘米

为了获得更好的分析效果，请使用Saturn PCB.exe等计算工具，或将通孔电感和电容的ESL，ESR，C（pf）用作模型的分析工具，以使用VOl / Iol = Ron驱动器阻抗查看结果。

然后建模到您喜欢的模拟器中。我的是法斯塔德的

您的结果仅与模型值一样好，因为FALSTAD使用理想的电压源并且电线是理想的。因此，您可以添加R，L，C值以适合您的模型。

— 托尼·斯图尔特Sunnyskyguy EE75
source