我想认为自己在电子设计领域相当有经验,但是受签约审查此原理图时,我有些困惑。这基本上是升压电源的输出阶段:
我画了红线来象征实际的力量在哪里流动。左上方的MOSFET Q2是有道理的(尽管Q3没有基极电阻,这是我指出的第一个错误。从微型直接到0.7V基极-发射极的3.3V,you!)。这只是一个P-FET电源开关。
奇怪的是,在此之后-Q4 / Q5对。Q4是另一个用作开关的P掺杂晶体管,但是网络驱动Q5的基极-是什么驱动Q5?Q4的输出!如果你问我,这是一个悖论。我主要担心两个问题:
- 首先,这有什么实际意义?我唯一能想到的是,假设如果输出+ Vout短接至GND,则Q4(因此Q5)以“默认”开启,这将关闭Q5,这会关闭Q4,从而断开输出电压与直接短路的连接到GND。足够公平,如果这是它的目的-如果不是,请纠正我吗?
- 第二个是,取消我的假设,这会首先打开吗?如果Q4是耗尽型P-MOSFET,我会说是的,因为默认情况下它将处于“导通”状态,让12V处于“初始”状态,然后导通Q5,直到输出+ Vout短路至GND。在这种情况下,但这只是一个普通的PNP BJT,除非我发疯,否则默认情况下处于“关闭”状态。因此,它将永远不会打开。
谢谢。任何人的见识都将是很棒的,因为它似乎是防止短路过电流的便捷小工具(尽管如今,这种保护已内置在许多芯片中)。但在我看来,它尚未完全正确执行,因此它必须是耗尽型MOSFET,因此它至少具有定义的初始状态。
2
Q4和Q5在该电路中没有意义。它们处于SCR拓扑中,因此必须先打开+ Vout。非常奇怪的设计。
—
Sparky256
熔断指示器?
—
Analogsystemsrf
@ Sparky256太好了,很高兴您同意我的看法。我还认为,由于CE两端的饱和电压,在直接电源路径中使用BJT可能也不是最好的。您的预期输出会下降约0.2V(对于某些应用可能很关键),并且VI功率损耗在那里。即使如此,低Rds(on)MOSFET也会更好。
—
DSWG
@sstobbe我已经在FPGA设计堆中使用了那些,并且可以确认他们为Q3规定的部件号不是其中之一。认为我只是在处理低质量的设计。
—
DSWG
SCR可能被用作撬保险丝的撬棍,但是我不知道R16 / R17的哪个值有意义。
—
CL。