VCC到达IC后放置旁路电容器

我对旁路电容器及其可能的位置有疑问。

我正在设计一种双面印刷电路板，该印刷电路板的一侧具有VCC和绝大多数数据线，另一侧的大部分作为GND平面，第一侧可以根据需要插入该平面。

我发现一张在线PCB的图片正在做我想实现的类似事情，该接口主要是设计用于与5V主机配合的PCB上的3.3V部件的接口。因此，它具有3个SN74LVCH16245A系列IC，可将信号电平从5V转换为3.3V，反之亦然。

我发现设计人员做旁路电容器的方式很优雅-似乎在SN74LVCH16245A IC下方创建了一个小的VCC平面，并且IC上的VCC线在其引脚的另一侧连接到该平面，然后将旁路电容器连接至其正常侧的引脚，然后将旁路电容器的另一连接整齐地连接至GND的另一侧。

我在下图中的SN74LVCH16245A IC上画了一个方框：

我对下面的情况做了一个图表：

我的问题是，在PCB上的VCC到达IC上的VCC引脚之后，可以放置旁路电容器吗？我问是因为从未见过如此放置旁路电容器或建议将其放置为这样的情况。在我看到的每个图示中，VCC线都从所有其他数据线的正常方向朝向IC上的VCC引脚。而且，旁路电容器始终位于输入VCC到该引脚与IC本身的VCC引脚之间，但绝不能在此之后，如下图所示：

如果确实可以这种方式放置旁路电容器，那么可以将这种设计与将旁路电容器作为“桥”放置在IC的相邻数据引脚上相结合，不是吗？如下图所示？

谁能给我一些关于这是否可行的见解，或者他们是否对如何放置旁路电容器有更好的建议？

谢谢！

重要的是在去耦电容器和IC引脚之间具有低电感路径。任何电感都会降低电容的有效性。将电容器放在电源走线之后意味着需要通过更高的电感为电容器充电，但是我不明白为什么这很重要。

低电感=短而宽的走线。IC下方的真正走线具有相当低的电感，因此将去耦器放置在图中的IC的左侧和右侧通常是有效的。假设其他因素没有受到影响，您的替代方案似乎也可能同样有效。

注意，电感和电容器形成谐振电路，滤波器在谐振频率下将无效。因此，设计人员经常使用多个值的去耦器来解决此问题。如0.1 uF和0.01 uF，或者对于高频板，可能为0.01和0.001 uF

有高科技（即昂贵）的工具来分析您的去耦效果。我从来没有亲自使用过它们，它们是在我自己停止设计电路板之后出现的。

了解了如何制作布局的一些阻抗图后，您可以将走线电感改变为0.5nH / mm，并选择带有S-parms或ESR的电容值，然后计算或不计算电源平面的阻抗。

但是请记住，共振总是会在您最不希望的地方发生。（ 墨菲定律）

没关系 不要以为“从电源流入IC的电流会在去IC的路上给去耦电容器充电”。这没有遵循我们可能习惯的任何机械类比，例如空气压缩机上的储备箱，储水箱或供应链。

考虑对电路进行单独的交流和直流分析。对于直流/低频电流，电源为电容器供电。在交流/高频下，真正的电源是开路的，而有效的电源实际上是电容器本身。

您有两种不同的电路相互叠加运行，因此真正重要的是组件和电容器之间的最小环路距离。刷新电容器的直流电流路径不会进入电容器实际提供的交流电流路径。在到达IC之前经过电容器的DC电流无关紧要。

亨利·奥特（Henry Ott）的《电磁兼容性工程》一书的第11.7节对此进行了详细介绍。

事后没事。也许PCB设计人员使用这种方法来减小IC +旁路电容的环路面积。较小的环路面积需要较少的能量来与（较小的）电感抗衡。

检查X2Y电容器，以及流过相邻PCB通孔的电流如何使电感最小化并改善旁路。

您正在探索高频数据线保真度的关键主题。绘制3_D拓扑（不是2_D，而是3_D）并检查总封闭体积。最小化体积是最小化能量存储以及最小化电感的关键。

如果总体目标是低esr旁路。强烈建议使用完整尺寸的电源和接地层，这将导致最低的ESR结果。因此，连接旁路帽的过孔的放置是最重要的。您想让vcc和gnd via尽可能接近冒号者。对于IC，您希望使通孔尽可能靠近焊盘。这种设计将产生最低的噪声和最稳定的系统。

因此，对于您的2层设计问题，请非常仔细地考虑对所有布线的想法。我强烈建议添加一个内部电源和接地层。如果不能，请考虑在一侧浇注甘地，在另一侧浇注电源，并留出空间使浇筑物保持连接状态。

无论哪种方法都不错，唯一重要的是将它们靠近引脚。

我想想的是，如果您真的想在电路板的一侧安装一个较大的GND平面。我们将GND视为一个神奇的0V，可以吸收无限量的东西。实际上，所有这些GND连接实际上都必须流经该平面。

这意味着您有多个电压沿同一路径传播。您的GND平面将处于不同的电位，而不是0V。这并不总是一件大事，但是如果您担心噪音，那肯定是需要注意的事情。

为某些组件提供隔离的返回路径是一个很好的主意。