延长5 ns脉冲

我有5 ns的脉冲宽度High从异步比较器发出。我正在尝试计算此脉冲。我当前的单片机（dsPIC33FJ）在板上具有一个异步计数器，其最小规格至少为10 ns脉冲宽度高。

我有什么选择来延长/延长这个5 ns脉冲以便计数器可以读取？我愿意切换到其他微控制器或使用质量更高的前端计数器，但是我宁愿使用无源/简单电路。这可能吗？

到目前为止，我研究了什么：

1. 我曾尝试在输出信号和地面之间连接一个0.1uF的电容器，以希望放电会降低它的速度，但是这样做会使信号严重失真。我可以使用更低的价值吗？

2. 我研究了采样并保持IC，但我能找到的最短采集时间约为200 ns，这不适合我的应用。

可触发的单稳态多谐振荡器（例如74LV123）将很好地满足您的要求：

• 3伏工作的最小脉冲宽度为3.0 ns，5伏工作的最小脉冲宽度为2.5 ns。
• 由外部R / C配置的输出脉冲宽度，通常为470微秒
• 重新触发时间为45 ns（3伏）至40 ns（5伏）。

它是一种标准逻辑IC，非常简单，并且在封装中有两个单稳态，以防您需要扩展另一个脉冲源。

该零件在DIP和TSSOP中均可用，因此提供面包板和生产选项。

希望这会有所帮助。

这是一个具有某些条件的简单正脉冲展宽器：

晶体管的增益将使输出快速上升，但随后将根据RC时间常数衰减回地，在本示例中为47 ns。

问题之一是您可能无法承受BE电压降。如果PIC输入需要80％的Vdd才能保证高电平，并且处理器以3.3 V运行，则OUT必须高于2.6 V才能被解释为高电平。但是，如果IN也是3.3 V逻辑信号，并假设BE下降700 mV，则OUT首先只会上升到2.6V。

如果PIC最小逻辑高阈值较低或IN为较高电压，则该电路可能仍然可用。某些33F部件上的某些输入可承受5 V电压。如果您可以将IN设置为5 V逻辑信号并使用5 V耐压输入，则对于时间常数，您将有足够的余量来使线路保持高电平的时间长于脉冲。

如果可以以某种方式确保OUT在脉冲的峰值处达到3.3 V，并且PIC的保证逻辑高输入为2.6 V，则该电路将以大约1/2的时间常数或大约24 ns的时间扩展脉冲。这个例子。

您多久收到一次脉搏？您的计数器可以同时计数上升沿和下降沿而不是脉冲吗？

如果脉冲不是很频繁，则将您的脉冲输入到T型触发器的时钟输入中。每次收到脉冲时，TFF输出都会触发，从而产生一个边沿。脉冲之间必须相隔足够远，以使MCU有时间在下一个脉冲进入之前先记录边沿。

如果您的MCU不能同时使用上升沿和下降沿，那么您可能可以使用两个计数器（一个上升沿，一个下降沿），或者甚至接受您只能每两个脉冲计数一次。

一个可编程延时线应该做你以后。它将5 ns的脉冲扩展到5 ns至500 ns之间的任意位置。以上内容在DigiKey都没有货，但是数据表很好地向您展示了这一理论。这是 Linear 的一种，有现货，应该做您希望的事情。

这是一个非常简单的脉冲展宽器。可以使用NC7SZ58P6X通用逻辑门来实现“或”门。规格表显示5v时的最大传播延迟为4.3nS。

^{模拟该电路 –使用CircuitLab创建的原理图}