PLL和DLL有什么区别？

锁相环（PLL）和延迟锁相环（DLL）在各种应用中使用，但尚未就这些电路的关键方面，它们的工作方式，在哪些应用中使用它们以及它们之间的比较进行过深入的讨论。这两个电路，以及为什么要使用另一个电路。

pll dll

— 占位符
source

Answers:

PLL控制压控振荡器，以使其频率（或其某些导数）进入参考信号的锁相（和频率）状态。

PLL具有许多应用，从创建带噪参考信号的“干净”副本（去除幅度和相位变化）到通过乘法和除法创建新频率，再到解调经过相位和频率调制的通信信号。PLL的输入到输出传输特性可以通过其反馈网络的设计来控制。

DLL控制电压控制的延迟线，该延迟线通常具有许多抽头，以使这些抽头之一与参考信号进行相位对准。延迟线的输入通常也是参考信号，因此各种抽头会提供从参考信号的周期内插和/或外推的附加信号。

DLL通常用于板上芯片之间（例如，存储器控制器与其SDRAM芯片之间）的高速通信中，以“消除”输入和输出缓冲区延迟以及布线延迟之类的东西，从而实现非常严格的控制相对于时钟信号的建立时间和保持时间。这允许数据速率比原本可能的更高。

通过适当设计的鉴相器，PLL和DLL都可以与非周期性参考信号一起工作。常见的应用包括将数据信号转换与参考时钟对齐。

尽管上面提到了（即信号的纯净版本-> PLL），但PLL / DLL不同的一个关键方面是PLL的滤波器并有效地阻止了源中的抖动，从而影响了VCO输出，而DLL的传播抖动。起初，这似乎是DLL的负面影响，但可以发挥很大的作用。在某些情况下，您需要从到达的信号中拉出主采样点，并忽略信号中的抖动，您将使用PLL。在其他情况下，例如当信号和时钟信号在源或通信通道上受到相同的抖动诱发效应时。

— 戴夫·特威德
source

您在这里有了一个良好的开端，但是有几个关键方面需要介绍，这直接影响了使用这些电路的情况。提示-抖动传播。

— 占位符

DLL可以与非周期性信号一起使用吗？如果是这样，那似乎是一个重要的观点，值得一提。

— supercat

也许我应该澄清一下我的问题：PLL的目的是获取信号X并产生一个周期性信号，该信号在X上存在的每个边缘都有一个边缘，此外可能还会有更多的边缘。我猜想一个DLL将接收信号X和参考Y，并尝试将X延迟可变的量，以使X中的边缘与Y中的边缘同时发生，但边缘不存在。 DLL的输出中不应该存在X中的X。或者，

— 换

...我想，虽然PLL的目的是产生一个符合基准的时钟（可能是周期性的或非周期性的），但DLL的目的是符合非周期性的信号，因此其时序与参考。如果一个人有几个非周期性信号以独立可变的量偏斜并且想要将它们馈送到共享一个公共时钟的电路中，则这可能是必要的。这看起来像是一个公平的描述吗？

— 超级猫

@supercat：足够公平，但这不是它们的唯一用途。DLL也可用于对齐周期信号（时钟）。

— 戴夫·特威德

它们的结构不同。PLL使用了DLL所没有的压控振荡器（VCO）。

DLL比PLL更新，并且在数字应用中使用更多。DLL使用可变相位来实现锁定，即，它们锁定在固定的相位差上，而PLL使用可变频率块，即，它们调整频率直到出现锁定为止。

对于大多数数字时钟应用，您可以互换使用它们。

— 多伦多
source

虽然DLL和PLL的某些子组件相同，但PLL中的VCO用于实现相位和频率分集。DLL中的可变延迟块不能说相同。在少数电路中，它们可以互换使用（在您的数字重新计时示例中），但是大多数情况下，它们的独特属性会阻止它们互换。

— 占位符

PLL和DLL之间的主要区别在于：

1）PLL提取（锁定）输入信号的频率和相位。DLL仅提取相位。

2）DLL需要一个参考时钟。PLL不需要参考时钟，而是由它产生。

3）PLL使用VCO。DLL没有VCO。

因此，从某种意义上讲，可以说PLL比DLL强，因为它可以提取数据的频率，而不仅仅是相位。假设存在理想的参考时钟（数据的频率是已知的），DLL和PLL可以执行相同的功能-相对于接收器上存在的参考时钟对齐数据。但是，执行“对齐”的方式不同。PLL改变频率，而DLL改变延迟（通过调节VCDL内的电流泵晶体管的电容）。

附录

图片来源：RJ Baker，“ CMOS电路设计，布局和仿真，第三版”

— 谢尔盖·戈尔比科夫（Sergei Gorbikov）
source