AD转换器上差分输入的阻抗

我目前正在尝试将较快的ADC / DAC转换器芯片连接到FPGA以在将来接收和发送RF，但是我现在的主要目标是让转换器运行并连接信号发生器和示波器进行测试。 。

我来自数字世界。我做了各种各样的数字电路，并使用微控制器使用AD转换器来完成简单的任务，但是当涉及到模拟高速信号时，这些信号对诸如阻抗等多种因素具有差分和敏感性，我基本上不知道我要做什么。我在做。

我要用于该项目的芯片是AD9862。它虽然很旧，但价格并不昂贵，易于焊接，并且已被Ettus Research在其USRP的几种型号中使用，我将它们用作参考平台。如果您有更好的芯片的建议，请告诉我！

现在，我主要关心的是整个模拟域。AD9862具有2个差分输入，可以选择对其进行缓冲（这是我应该做的，对吧？），数据手册说输入缓冲器的恒定阻抗为200 Ohm。现在，我要做的就是将这两个AD通道连接到阻抗为50 Ohm的不平衡SMA连接器中，以便以后连接信号发生器或无线电前端。所以，我需要一个巴伦。

Ettus也这样做。它们有几个子板，您可以将其连接到底板上，以将不同的前端连接到AD- / DA-Converter。现在，如果我看一下完全符合我想要的功能的BasicRX子板（当时是：最简单的子板），我会发现它们正在使用称为ADT1-1WT的Balun 。如果我向上看，数据表告诉我，它的阻抗为75欧姆。那不是完全错误吗？我以为我需要50欧姆不平衡到200欧姆平衡的变压器。

同样，输入端用50欧姆电阻端接，输出端直接串联到AD（VINP_A / VINN_A和B），对接AD（VINP_A / VINN_A和B），对吗？ 10pF电容器吗？我在邮件列表上读到某个地方，在此示意图中，低通滤波器的值在50欧姆的BTW中是错误的。这与AD输入的200欧姆输入阻抗根本不匹配。如果有人可以向我解释这一点太棒了！对我来说，所有的价值观都是完全不对的。

另外，PCB上的走线又如何呢？它们还需要具有正确的阻抗，以防止反射和驻波。我想匹配他们吗？因此，平衡-不平衡变换器的输出应该是到AD输入的差分阻抗为200欧姆的差分走线，而在平衡-不平衡变换器的另一侧，我需要50欧姆的走向SMA连接器的走线吗？

如果有人可以为我阐明这一点，那就太好了！这些都是您似乎只有在大学以电气工程专业而获得的所有东西，而我则是计算机科学的，这对我来说只是业余爱好，所以我现在有点迷失了:(

AD9862的典型输入阻抗为200 ohm，这与外界的接口颇有关系，但并不是很重要。一般而言，无穷大的芯片输入阻抗更易于使用-如果芯片与终止输入线路的电阻/组件相距不超过几英寸，则可以忽略这种方式。

我说几英寸，但这确实取决于您接收的频率。假设感兴趣的最大频率是300MHz-它的波长为1米，并且经验法则表明，如果您的pcb跟踪小于波长的十分之一，那么在喂入10cm（4英寸）时不会有问题从线路终端到芯片。

其他人可能会少说，但这只是一个经验法则。因此，只要符合经验法则，匹配一定阻抗的芯片PCB迹线也不是那么重要。芯片的输入阻抗为200欧姆的事实对此有一点帮助-允许采用分布式负载端接（而不是单个50欧姆或75欧姆端接器）（经验法则等）。

现在是巴伦。是的，它说这是一个75欧姆的巴伦，但归根结底，它是一台变压器，通常本来就没有75欧姆或50欧姆。它说这是一个1：1阻抗的设备，对我来说意味着，如果变压器的一侧存在50欧姆（或75欧姆），则该阻抗会在正常频率范围内反射到另一侧对于。

平衡-不平衡变换器芯片侧的阻抗为200欧姆（芯片）+ 50欧姆（R4）+ 50欧姆（R5）= 300欧姆。再说一次，它不能像75欧姆的阻抗那样有效，但是它可能不会带来很大的麻烦-它不是最佳的，但是从巴伦规范中很难分辨出最佳距离有多远。我的猜测是，它并不完美，但您可能不会使信号恶化超过几个dB。

这300欧姆反射到巴伦的原边，并与50欧姆（R3）并联。进入电路的净阻抗现在约为43欧姆。我不得不说，如果它接近50欧姆BUT，这显然会更好，我不知道该电路打算使用的电缆的阻抗。可能是50欧姆，在这种情况下，电缆上会出现驻波和反射的趋势，但是没有什么严重的问题会导致操作中断。电缆可以是45欧姆电缆（闻所未闻）。

如果您要制作电路，我会为R3使用62欧姆，输入端出现的阻抗约为51.4欧姆。

请记住，此设计最重要的部分是匹配电缆的阻抗，以防止严重反射。匹配阻抗是否分布在R3，R4，R5与提供PCB走线的芯片之间的长度不长也没有关系，并且如果走线长度较短，则PCB走线也不必精确地设计为50欧姆。