Questions tagged «differential»

考虑到适当的差分探头的成本，我决定自己做。要求是： DC至50 MHz 3db带宽 几种可选的输入电压范围，从3V pk-pk至300​​ V pk-pk 优于1/500共模抑制比 “足够好”的噪声系数 可从我当地的电子商店中选择的零件数量有限来实现 布局可行，适用于带有手工焊接组件的自蚀刻两面PCB。 我在设计高速模拟电路方面经验不足，因此很想收到有关概念设计的反馈，包括批评。关于实现的特定方面，我还有一些问题： 考虑到所传送的信号几乎达不到50 MHz且电缆长度不足1 m，我可以在没有阻抗匹配同轴电缆两端的情况下走开吗？我宁愿只将示波器端接到50欧姆（并直接驱动探头端的同轴电缆），因为在探头端使用50欧姆的串联电阻会将示波器看到的电压除以2。 BJT电流源是否在足够高的幅度（在JFET栅极处为3 V pk-pk）50 MHz信号的情况下足够快地吸收恒定的5 mA电流？ 在每个JFET的源极和对应的BJT的集电极之间增加一个电感器，是确保在较高频率下恒定的JFET漏极电流的合理方法，还是这种电路不可避免地会振荡？ 我的PCB布局有多理智，是否有明显的缺点？你将做点什么不同的？ 为了支持各种电压范围，我的初步设计依靠插入3针接头连接器（J1）的外部无源衰减器。衰减器将具有微调电阻器和电容器，以在整个频率范围内匹配反相和同相输入。下图显示了一个1:10衰减器（大约+/- 30 V范围）。 模拟该电路 –使用CircuitLab创建的原理图 放大器前端通过JFET源极跟随器实现，以便为衰减器级提供高阻抗。选择该拓扑是为了规避可用运算放大器的相对较高的输入偏置电流（最坏情况为2μA）。双极晶体管电流源可确保在整个输入电压范围内流向JFET的电流相对稳定。 基于运放的差分放大器还负责驱动1 m的RG-174 50欧姆同轴电缆。尽管运算放大器被宣传为能够直接驱动同轴电缆，但终端电阻的占位面积很小。 电源由9 V电池供电，运算放大器的另一半用作虚拟接地源。红色LED指示灯具有双重功能，即指示探针已打开，并为电流源提供约1.8 V的偏置电压。 组件： 低泄漏（<5nA），2pF输入保护二极管：BAV199 场效应管：SST310 BJT：BC847b 70MHz GBW，1kV /μs双通道运算放大器：LT1364 差动放大器部分使用4个精密电阻（0.1％，2.2kΩ）。

19 operational-amplifier  amplifier  oscilloscope  differential  probe 

差分运算放大器和比较器之间有什么区别？我知道比较器只能给我两个值（电源值）。 差分运算放大器会放大输入之间的差异……但是，比较器不应该这样做吗？具体区别是什么？

18 operational-amplifier  comparator  differential 

我正在做第二个USB设计，但是MCU（atemga16u2）上的D + / D-引脚与micro B连接器的顺序不正确。正确路由这些路由的最佳实践是什么？我当前的想法是将atmega旋转180度并在下面布线，但感觉到轨迹很长。 我也可以将其中一根线放到另一根线下，但是我敢肯定，这会弄乱差分对的长度。 该设备不会超过全速运行，因此我可以通过不够完美的路由来摆脱困境。

16 usb  pcb-design  differential  routing  via 

我在一些地方遇到过差分信号，例如差分输出音频放大器，现在在一个与RS-485类似的DMX工作项目中。（这是关于RS-485的类似问题。） 例如，以DMX照明控制器的波形为例，我将通道1的探头连接到D +，将通道2的探头连接到D-，两个地线都接地。 它产生以下显示： 尽管这是可用的，但我知道这仍然不是查看差分信号的正确方法。 正确的方法是什么？我听说过“差异探针”；这是否意味着我需要购买新的探头？

15 measurement  oscilloscope  differential 

这是我的第一个100 Mbit / s以太网项目（我正在做这件事，以了解有关差分信号的更多信息）。 在这种情况下，我做了两件事，我不知道是好是坏。 一种是在信号变压器下方布线。它只有一点点在边界上，但是我没有找到其他方法来路由它，没有使用过孔来交换对。 你怎么看？最好使用过孔（和阻抗不匹配），或者将布线布置得如此靠近电感器？ 另外，我尝试了KiCad中的差分工具，并且将两对都匹配到相同的长度（否则，一条轨道长约6毫米）。这是以太网的好习惯吗？ 这是现在捕获的PCB： 这是我正在使用的示意图。它使用lan9512参考原理图。老实说，我不知道设计中的阻抗。我不确定是否必须使用50欧姆或100欧姆。 我包括了双面PCB，FR4 1.6 mm高和1.6 oz铜（35 µm）的阻抗计算 如您所见，轨道为0.8毫米！-太大了。 这是最终版本。以1.6毫米，0.16毫米的间隙进行跟踪（在我便宜的PCB供应商中最小）。 谢谢大家参加这个宝贵的大师班。我会读很多关于差分对的文章。

14 pcb-design  differential  routing  kicad 

我最近在课程中听说，差分信号的主要优点是两个信号都显示相同的阻抗，而对地测量的单端信号在测量点具有高阻抗，在地具有低阻抗（请参考下图）。 我知道为什么会这样，但是这有什么关系呢？为什么这很重要？是否因为“环境”噪声以相同方式影响两个信号？

13 signal  impedance  differential 

高速比较器非常昂贵，FPGA擅长于速度。另一方面，FPGA（在我的情况下为XC3S400）在每个存储体中都有成对的差分引脚，以比较它们的电压（至少我认为是这样！）。它们还具有可作为比较器的单端标准的Vref。 我想知道我是否可以将这些差分I / O对引脚用作比较器-如果可以的话-我该如何做（我应该连接vref并使用单端标准还是将两个电压简单地连接至差分I / O引脚？） 版：我尝试过，效果很好！

13 fpga  xilinx  comparator  differential  voltage-reference 

目前，我正在板上配置USB数据线，我只是想了解一下我的设计效果如何。详情如下： 4层板（从顶部开始：信号，接地，分离的电源层，信号） 内部铜为0.5盎司，外部铜为1盎司 外箔和芯之间的预浸料厚度为7.8密耳 迹线为10密耳，差分对间距为9.7密耳 MCU引脚到并行电容的走线长度约为0.23英寸 我计划在设备的外壳中使用密封的USB连接器。我选择的连接器具有垂直头连接器布置，因此我将有一块板，将连接器焊接到该板上，然后在该板和主板之间有一根跨接电缆。 至于差分阻抗，根据上述规格，我认为我应该降落在91-92欧姆区域中的某个位置。当然，走线在整个连接过程中并不会均匀分布，因为它们在碰到连接器之前会穿过并联电容和串联电阻...但是我尽了最大的努力。 到目前为止，这是电路板布局的快照： 看起来怎么样？一对迹线之间的长度差异在5密耳以下。我担心的是可能弄乱了整个差分阻抗的东西……并使电路板和连接器之间的跳线弄乱了东西。

13 pcb  usb  pcb-design  layout  differential 

我正在布线使用USB连接的PCB。差分对走线彼此相距10 mil，长度相差约1mm。这会有问题吗？建议的最大长度差和它们之间的最小距离是多少？

12 usb  high-speed  differential 

这是试图针对以前提出的主题（仅在特定情况下）提出良好的一般性问答。 在为具有指定“差分阻抗”的差分信号对布置PCB板之前，您能描述一下我需要知道的吗？ 差分对用于各种高速串行总线，包括USB，MIPI，RS-422，RS-485，PCI Express，DisplayPort，LVDS，HDMI等。 “差分阻抗”的定义是什么？在PCB板上，是否需要像对电缆中的差分对那样绞合或交替布线？每个长度匹配的迹线的阻抗是“差分阻抗”的一半，还是更复杂？给定最大信号频率，长度匹配必须有多接近？ 可能有帮助的参考文献： 差分对路由 差分阻抗…最终简化了

11 pcb-design  differential  impedance-matching 

参考 其次职位上EdaBoard.com 系统的时间响应是变量的时间演化。在电路中，这将是电压和电流随时间变化的波形。 自然响应是系统在所有外力都设为零的情况下对初始条件的响应。在电路中，这将是电路在初始状态（例如，电感上的初始电流和电容器上的初始电压）在所有独立电压均设置为零伏（短路）且电流源均设置为零安培（开路）的情况下的响应）。电路的自然响应将由电路的时间常数以及特性方程（极点）的一般根来决定。 强制响应是系统对初始条件为零的外部刺激的响应。在电路中，这仅仅是电路对外部电压和电流源强制功能的响应... 继续阅读 问题 怎么会有自然反应？必须输入一些内容才能创建输出吗？我看到的方式就像先转动主水线，然后打开水龙头，然后期待水流出。 v(t)如果我们不知道dv(dt)如何找到自然响应，如何（从上面的链接）解决？ 如果您可以通过解释他们在Layman术语上的差异来扩展这两个概念（自然响应和强制响应），那就太好了。 @Felipe_Ribas您可以确认一下并回答一些问题吗？（您可以根据需要直接对其进行编辑） 给定一个方程10dy/dt + 24y = 48意味着rate of change of output + 24 * output = 48。初始条件为y(0)=5和dy/dt=0。 那将意味着输入是48/(24*5)正确的假设吗？解决方案是0.4哪个是恒定输入？

11 differential  transfer-function 

我正在寻找产生一个差分信号来控制激光投影机的振镜，据我所知，它必须为+ 5V / -5V（10Vpp）。我已经找到了用于激光竖琴的电路，但是对于这种特定的双运放设计却感到困惑。看起来好像是一对增益为1的反相和同相放大器，但它们相互馈送。这是一张照片： 原始文件可以在这里找到。 我很好奇是否有人可以告诉我它的名字或它是如何工作的，因为我已经看过很多“示例电路”，却找不到类似的东西。

9 operational-amplifier  circuit-analysis  differential 

我目前正在尝试将较快的ADC / DAC转换器芯片连接到FPGA以在将来接收和发送RF，但是我现在的主要目标是让转换器运行并连接信号发生器和示波器进行测试。 。 我来自数字世界。我做了各种各样的数字电路，并使用微控制器使用AD转换器来完成简单的任务，但是当涉及到模拟高速信号时，这些信号对诸如阻抗等多种因素具有差分和敏感性，我基本上不知道我要做什么。我在做。 我要用于该项目的芯片是AD9862。它虽然很旧，但价格并不昂贵，易于焊接，并且已被Ettus Research在其USRP的几种型号中使用，我将它们用作参考平台。如果您有更好的芯片的建议，请告诉我！ 现在，我主要关心的是整个模拟域。AD9862具有2个差分输入，可以选择对其进行缓冲（这是我应该做的，对吧？），数据手册说输入缓冲器的恒定阻抗为200 Ohm。现在，我要做的就是将这两个AD通道连接到阻抗为50 Ohm的不平衡SMA连接器中，以便以后连接信号发生器或无线电前端。所以，我需要一个巴伦。 Ettus也这样做。它们有几个子板，您可以将其连接到底板上，以将不同的前端连接到AD- / DA-Converter。现在，如果我看一下完全符合我想要的功能的BasicRX子板（当时是：最简单的子板），我会发现它们正在使用称为ADT1-1WT的Balun 。如果我向上看，数据表告诉我，它的阻抗为75欧姆。那不是完全错误吗？我以为我需要50欧姆不平衡到200欧姆平衡的变压器。 同样，输入端用50欧姆电阻端接，输出端直接串联到AD（VINP_A / VINN_A和B），对接AD（VINP_A / VINN_A和B），对吗？ 10pF电容器吗？我在邮件列表上读到某个地方，在此示意图中，低通滤波器的值在50欧姆的BTW中是错误的。这与AD输入的200欧姆输入阻抗根本不匹配。如果有人可以向我解释这一点太棒了！对我来说，所有的价值观都是完全不对的。 另外，PCB上的走线又如何呢？它们还需要具有正确的阻抗，以防止反射和驻波。我想匹配他们吗？因此，平衡-不平衡变换器的输出应该是到AD输入的差分阻抗为200欧姆的差分走线，而在平衡-不平衡变换器的另一侧，我需要50欧姆的走向SMA连接器的走线吗？ 如果有人可以为我阐明这一点，那就太好了！这些都是您似乎只有在大学以电气工程专业而获得的所有东西，而我则是计算机科学的，这对我来说只是业余爱好，所以我现在有点迷失了:(

9 adc  impedance  differential  sdr 

我正在通过以太网连接对PCB进行布线，在确定如何最好地布线TX和RX差分对时遇到了一些麻烦。我已经完成了阻抗计算，以找出100 ohm差分阻抗所需的走线几何形状，并在电路板上进行了确认。但是，TX + / TX-和RX + / RX-对之间的长度有些不匹配（大约5mm）。因此，我正在使用“弯曲线技术”以最小化一对线迹的长度不匹配。 我的问题是，是否有一条经验法则或精确的计算方法可以弄清弯曲的线的几何形状？为了说明我的意思，请看一下附件-我为一对带有“松散”的弯折（图中标记为1）和另一对带有“紧”弯折（图中标记为2）的布线。哪一个更好，这到底有关系吗？我对“紧密的波形”的关注是由于反射引起的信号质量下降，因为波形接近90度角，大多数应用笔记强烈建议不要这样做。另一方面，“松散的花形”占用更多空间，因此我的差分阻抗会降低吗？ 谢谢，节日快乐！-伊戈尔

9 ethernet  differential  routing  controlled-impedance  serpentine-trace 

简介：我想构建一个具有差分输出的差分放大器，但将共模转换为与原始模式不同的电平。 我目前的知识使我走到了这一步：以传统的3运放仪表放大器为例，如下图所示： 现在，如果您选择左边的两个运算放大器而没有第三个，则已经可以满足您的需求，即放大差分输入并提供差分输出。唯一的问题是它保留了输入的共模。在右侧添加第三个运算放大器，很容易通过偏置其接地来移动CM（实际上，这是大多数单芯片仪表放大器在提供Vbias引脚时所做的工作），但是电路的输出现在是单个-结束。 那么，既保持差分输出又保持CM移位的最佳方法是什么？我猜想，一种方法是仅取上述仪表放大器的左两个运放，并分别移动每个地。 我想到的另一种选择是仅再次使用左边的两个运算放大器，并且（以我想将CM减半的示例为例）使用所需的两倍增益，然后将每个输出除以2。 不幸的是，这两种解决方案都需要更多（数量上），具有低TCR的高度匹配电阻器（我试图将电路的温度漂移保持在非常低的水平），而且这些都是昂贵的。 那么您将如何解决这个问题？也许使用仪表放大器是错误的开始？我上面的解决方案之一是这样做的“标准”方法，还是为此目的有更好的电路？ 编辑：匹配电阻的说明：我的意思是在TCR中匹配它们，因为我的目的是最大程度地降低温度漂移。这意味着我需要匹配TCR中的电阻，而不是绝对值，以便当它们由于温度而漂移时，它们将保持其原始比率。实际上，我对匹配绝对值不感兴趣（几乎，我仍然需要一点匹配来维持CMRR），原因有两个：1）绝对值不匹配会导致失调和增益误差，这两个误差都易于在以下位置校准系统级别。测量和校正温度漂移要困难得多。2）无论如何，即使不进行校准，大多数失调误差也不存在，因为这将是传感器的前端，并且由于传感器的交流激励，失调误差将被抵消。无论如何：

8 operational-amplifier  differential  level-shifting  common-mode