Questions tagged «differential»

差分是指任何类型的信令,其中信号信息由两条或更多条路径承载,并且都需要正确地重构信号。例如,USB D +和D-

3
电池的电压和电流测量单端还是差分?
我正在尝试为电池充电/监视项目测量电池的电流和电压。我已经阅读了所有有关电流感应(包括高端和低端感应)的信息。而且我决定使用分流电阻器进行电流测量,因为与其他电流测量设备相比,它们更精确。我的电池将是锂离子电池,并且该电池支架的最大额定值为(4.3V,40A)。 但是,我对如何使用ADC测量电压和电流感到困惑,即应该单端还是差分测量。下面给出了我的电路的非常粗略的草图。(该ADC将与微控制器接口) 可以将电池连接到降压转换器以进行充电。并且ADC也可以看到。 (请注意,我的草图可能不准确,但我的意思是我在此处和图中写的所有内容) 我的想法是,如果我尝试以这种方式测量电池的电压和电流(如下图所示),我的电压将是差分的(因为电池的负极端子未直接接地,因此两者之间存在分流)必须将其馈入差分输入ADC,而由于分流器的一条腿接地,因此要最终测量电流。 如果我尝试以这种方式测量电池的电压和电流(如下图所示),我的电压将被单端终止(因为电池的负极端子直接接地),并且我的电流测量必须进行差分处理(因为我的分流器位于电源和电池之间)。 现在,我不是ADC方面的专家,但据我所知(如果有ADC数据手册),如果ADC同时具有单端和差分端输入,我们可以将其用作单端输入ADC 或可以使用它作为差分端输入ADC。这意味着我们不能同时将其用作单输入和差分输入。 这使我想到了我的问题。有什么解决方案?我是否应该使用2个不同的ADC,一个用于单端输入,另一个用于差分端输入? 还是我可以差分方式测量电流和电压,然后将它们都馈入配置为差分端输入ADC的单个ADC?PS我不希望使用单端到差分端的AMP,因为我应该以尽可能高的精度来测量这些量,而引入这样的AMP会降低系统的测量精度。 因此,剩下的问题是,我是否可以差分地测量两个量?如下图所示,它只是将电压测量连接馈入差分端输入ADC的“ +”和“-”输入。由于在这种情况下电池的负极端子将处于接地电位,因此可以将其馈入差分输入ADC的“-”端子吗?(由于我在电子领域没有太多知识,所以我不知道这是否可能,或者我在这里问的完全是愚蠢的) 您的宝贵评论将不胜感激, 谢谢。 谢谢。

1
该BJT晶体管电路如何工作?
我只是想了解更多有关此电路的知识,以了解它是如何进行更深入的分析的。我知道有一种差分放大器和一个用于稳压的稳压二极管连接到分压器。(如我错了请纠正我)。 在Proteus 8模拟中我无法从Vo中获得任何电压是怎么回事?(模拟文件)

3
差分信号中的接地
在两个系统之间连接差分信号时,是否需要接地? 我以为这不是必需的,但是接收端的共模电压将如何表现?在两个系统之间没有接地的情况下,我在接收端探查了输入,并观察到输入以10V峰值至峰值60Hz骑行(可能受到电源线的干扰)。由于接收输入有+/- 5V共模限制,这可能会导致我现在遇到的不稳定行为。 两个系统的接地连接是否有帮助?还是仍然需要接地来连接差分信号?


2
以太网差分磁道值得这么麻烦吗?
我正在布置一个PCB,该PCB包含一个带整体磁性的以太网连接器和一个Micrel KSZ8051MNL Phy。这是针对100mbps的应用程序。 为了降低EMI,并使以太网数据线尽可能完美地平衡,并使其长度尽可能地接近,我最终以非常弯曲的方式对它们进行了布线。 问题1:在如此短的轨道上值得为此付出努力吗?布置这些轨道的简单方法将导致大约1.7mm的差异。 问题2:这个接近360º的环路是否有负面影响? (顺便说一句,Phy有完整的终结器,这就是为什么它们没有出现在PCB上的原因。)

5
产生差分信号
给我一个小任务(实际上是一个大任务的一部分),其中的要求是生成一个看起来像来自麦克风的信号。需要保持以下要求: 1.0Vpp的 正弦波 微分 现在,这些实际上是两个问题: 我知道信号需要差分,所以我需要两个信号,但是这两个信号必须在0V附近对称吗?麦克风在此处提供的正常输出是多少。否则:我可以只使用一个正弦波,再将其乘以2,接收器的输入看起来就一样吗? 有什么便宜的方法可以做到这一点?我知道我可以使用微控制器及其DAC功能生成一个不错的正弦波。但是,我如何从中获得差分信号。还是已经有我想要的IC?

2
阻抗匹配差分信号
我正在使用差分信号设计带有RFIC的电路。我想将噪音降到最低。让我们以调音台(LT5560)为例。所有参考原理图均匹配50欧姆,并使用不平衡变压器将差分输入和输出转换为单端。我想使用来回混频器的差分信号,因为我两边的IC都是差分信号。转换为单端然后再转换为差分似乎是浪费的。当数据手册强烈推荐时,为什么没有参考原理图利用差分信号传输? 我的主要问题是:我知道如何匹配单端信号的阻抗,但是如何匹配差分线的阻抗?我的源阻抗不是50欧姆。 LT5560资料表 编辑:澄清一下,我不是要匹配50欧姆,我需要匹配2个不同的复数差分阻抗。因此,在此图中,如何计算正确的组件值以确保最大的功率传输?

2
设计自己的公交车
这个问题是我先前提出的问题的又一个问题:由于EMI而替代了SPI。我正在设计自己的通讯总线。如果有人可以对我的初步设计表示关注,并告诉我我疯了哪里,我将不胜感激。 我目前正在使用2MHz SPI,将10cm长的导线连接到单独PCB上的七个ADC(共享CS,但每个ADC都有自己的MISO线。它有点位撞),但我想用一个差分器件代替它以减少EMI。问题是带有差分总线的ADC很少,所以我想知道是否有可能设计自己的总线。至少是物理层,可能还有协议。 新巴士的设计目标: 使用物理上小的组件 低EMI 最多4条数据线(两对) 每个ADC的带宽> 300kbps。(总计> 2.1mbps) 在考虑让我发疯之前,请考虑一下在PSoC5上做起来并不难。在该芯片上,我当然可以在Verilog中设计自己的协议,并在硬件中实现它。在某种程度上,我也许也可以包括物理层组件。而且,我也许可以同时拥有7个这些东西,它们在主服务器中并行运行,每个从设备并行运行,以便获得良好的整体带宽。 这是我的初步想法: 它将基于I2C,并稍加修改以帮助其连接到物理层组件。现在,SDA和SCL线是差分对。SDA对具有OR-ing属性。使用一个只能驱动高电平的引脚和一个只能驱动低电平的引脚可以实现此目的。SCL对仅由主机驱动。数据速率将提高到至少1mbps。 主机将是具有7个主机模块的PSoC5。从设备也将是具有一个从模块的PSoC5,并使用集成ADC。 想法: 不太确定实现上拉电阻器和压摆率限制组件的最佳方法是什么。 我认为我不需要任何终止。如果将压摆率限制为80ns,则对于10cm长的电缆来说应该是不错的选择。 那显然不是合适的差分收发器。我是在浪费时间试图使自己脱颖而出吗? 那些非门引起一些偏斜。这可能是个问题吗?
By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.