审阅要求:DIY DC至50MHz差分示波器探头


19

考虑到适当的差分探头的成本,我决定自己做。要求是:

  • DC至50 MHz 3db带宽
  • 几种可选的输入电压范围,从3V pk-pk至300​​ V pk-pk
  • 优于1/500共模抑制比
  • “足够好”的噪声系数
  • 可从我当地的电子商店中选择的零件数量有限来实现
  • 布局可行,适用于带有手工焊接组件的自蚀刻两面PCB。

我在设计高速模拟电路方面经验不足,因此很想收到有关概念设计的反馈,包括批评。关于实现的特定方面,我还有一些问题:

  • 考虑到所传送的信号几乎达不到50 MHz且电缆长度不足1 m,我可以在没有阻抗匹配同轴电缆两端的情况下走开吗?我宁愿只将示波器端接到50欧姆(并直接驱动探头端的同轴电缆),因为在探头端使用50欧姆的串联电阻会将示波器看到的电压除以2。

  • BJT电流源是否在足够高的幅度(在JFET栅极处为3 V pk-pk)50 MHz信号的情况下足够快地吸收恒定的5 mA电流

  • 在每个JFET的源极和对应的BJT的集电极之间增加一个电感器,是确保在较高频率下恒定的JFET漏极电流的合理方法,还是这种电路不可避免地会振荡?

  • 我的PCB布局有多理智,是否有明显的缺点?你将做点什么不同的?


为了支持各种电压范围,我的初步设计依靠插入3针接头连接器(J1)的外部无源衰减器。衰减器将具有微调电阻器和电容器,以在整个频率范围内匹配反相和同相输入。下图显示了一个1:10衰减器(大约+/- 30 V范围)。

原理图

模拟该电路 –使用CircuitLab创建的原理图


放大器前端通过JFET源极跟随器实现,以便为衰减器级提供高阻抗。选择该拓扑是为了规避可用运算放大器的相对较高的输入偏置电流(最坏情况为2μA)。双极晶体管电流源可确保在整个输入电压范围内流向JFET的电流相对稳定。

基于运放的差分放大器还负责驱动1 m的RG-174 50欧姆同轴电缆。尽管运算放大器被宣传为能够直接驱动同轴电缆,但终端电阻的占位面积很小。

电源由9 V电池供电,运算放大器的另一半用作虚拟接地源。红色LED指示灯具有双重功能,即指示探针已打开,并为电流源提供约1.8 V的偏置电压。

功放板原理图

组件:

  • 低泄漏(<5nA),2pF输入保护二极管:BAV199
  • 场效应管:SST310
  • BJT:BC847b
  • 70MHz GBW,1kV /μs双通道运算放大器:LT1364
  • 差动放大器部分使用4个精密电阻(0.1%,2.2kΩ)。

电路板布局


你能得到AD8001的吗?1.5pF输入电容800 MHz GBW,PSRR> 50dB,然后是R梯形网络分频器
Tony Stewart Sunnyskyguy EE75,18年

我希望LT1364是我在当地能买到的最快的产品(每件至少9欧元)。也许我应该在线提交和购买组件,但随后我必须等待并支付邮资。
jms

@jms取决于您在哪里,有快速和/或廉价的在线交付服务。在英国,我倾向于使用RS免费提供第二天的送货服务。
响亮

Answers:


14

实际建造东西之后

在此处输入图片说明

事后我终于可以回答我自己的问题了。我已经构建了问题中提到的电路,并使用了1:10衰减器。


  • 我能在阻抗不匹配同轴电缆两端的情况下走开吗?

    是的,但是信号完整性确实会受到影响。蓝色迹线是〜6 ns的上升和下降时间方波(由基于74HC14的张弛振荡器生成),用标准的1:10无源探头测量。在前四个屏幕截图中,黄色迹线是DIY差分探头的输出,如图所示,将其乘以示波器的倍数乘以10。最后一个屏幕截图是SMA连接器正由另一个1:10无源探头直接探测。示波器是50 MHz Rigol DS1052E,具有1MΩ15pF输入。

    在此处输入图片说明

    可以看出,两端均端可以产生干净的信号,而不会产生过冲,但是带宽只有大约13 MHz。通过避免给运算放大器加负载来实现最快的上升时间,这表明低负载阻抗会严重降低运算放大器的速度。

  • BJT电流源是否足够快以吸收恒定的5 mA ...

    是。当涉及频率响应时,JFET缓冲器及其偏置电流源表现完美。带宽受到运算放大器选择的瓶颈。

  • 在每个JFET的源极和相应的BJT的集电极之间增加一个电感器是确保JFET漏极电流恒定的合理方法吗...

    没必要,所以我没有尝试。不知道。

  • 我的PCB布局有多理智...

    我没有关于布局本身的问题,但是我绝对应该在设计电路板时考虑到安装到屏蔽盒的情况。热收缩绝对不会发生,非常高的阻抗电路很容易受到各种干扰。即使将我的手放在桌子下面,探头也会通过电容耦合影响测量。

我的设计无法预见的缺陷是无法校正输出失调电压。事实证明,JFET是独一无二的雪花:即使在同一批次的晶体管中,阈值电压也可能相差数百毫伏。当我第一次构建探头时,它与探头短接时输出+600 mV。我拆焊了JFET,测试了零件盒中的所有零件,并将两者最匹配的零件焊接到了板上。现在,偏移量变小了,但仍然是+ 30mV。将来的修订版应具有一种用微调电位器补偿该失调电压的机制。

另一个问题是输入电压范围。负电压线性下降至-30 V及以下,但高于+6 V(衰减至+0.6 V)的正电压逐渐引起越来越多的失真。这是由于JFET源极跟随器击中正电源轨时饱和所致,而栅极漏极阈值电压为-2.1 V加剧了这一情况,这意味着0 V输入已经导致+2.1 V输出。
正确的解决方法是将衰减器偏置到-2.1 V而不是接地。


因此,总而言之,当低阻抗或过度过冲而没有...时,会有过多的偏移和较大的摆幅电流限制带宽,请考虑采用更好的设计。您在该芯片上没有足够的电源电压来获得1kV / us,因此您只有385V / us,因此带宽受限于大摆幅
Tony Stewart Sunnyskyguy EE75,2018年

数据表上显示= + /-5V全功率BW = 3V峰值,(注6)±5V仅23.9 MHz,因此不可行。以及
JFET

@TonyStewart“和JFET”是什么意思?JFET缓冲级的带宽比我的示波器可以测量的带宽高,我认为这没有问题。谈到LT1364时,我知道它不够快,但是它是最好的。此外,这是一个很好的学习经验。
jms

我显示了我的解决方案的库存,我相信它在您的位置。JFET偏移是一个已知问题。但是学习是好的。我记得几十年前,当我应该了解CML逻辑并轻松解决该问题时,就为多普勒应用而为1ns的上升时间而奋斗。
Tony Stewart Sunnyskyguy EE75 '18

2

您在这里做了很多出色的工作。

但是您选择的零件可能无法满足您的规格。

您有设计规范吗?
步骤%超调(在以50R端接的电缆上),增益误差0〜50MHz,DC偏移,Pwr,开/关开关?ESD防护等级?短销存放?

您认为BAS二极管的速度足够快,可以通过直接连接保护FET免受ESD影响吗?我记得在80年代,许多年轻的EE都在Tek FET缓冲Diff探头上吹响了前端FET,该探头以25V电压自爆。我将添加R系列以限制输入电流,并用TI的ESD二极管代替BAV99。TPD1E04U04为0.5pF。二极管的导通速度必须比FET快,以保护它们,并且ESD的皮秒级可能为10安培。


我可能会考虑在评估套件的布局AD8001

16个现货免费在下个工作日发货£8.04 来自RS Electronics

规格:1.5pF输入电容800 MHz GBW,PSRR> 50dB

通过板载增益选择选择x1 x10增益。
优选使用50欧姆电缆和50欧姆终结器来获得800MHz至80MHz的全带宽。

将Tektronics Diff Fet探针机械设计用于探针。尽管较新的Tek型号起价为6000美元,但它们的工作频率高达x GHz。但是对于手持式和一次性焊锡引线,请考虑使用其探针。

在此处输入图片说明

由于它是电流反馈芯片,因此输入阻抗是非常规的
+ Input 10MΩ–
Input50Ω


6
也许,这是一个巧妙的提示,并且可能会做出很好的评论。但这并不能解决一个悬而未决的问题。OP要求对其设计进行审查。因此,-1。
尼克·阿列克谢耶夫

1
抱歉,尼克,我认为最好为成本,简单性和性能提供更好的解决方案。
Tony Stewart Sunnyskyguy EE75,2018年

2
令人怀疑的是,他的设计没有 以9V的电压出斜率,并不是1kV / us的压摆率只有0.38kV / us,而9V的该芯片的压摆率是1.2kV / us,这将实现50V带宽的5V全摆幅
Tony Stewart Sunnyskyguy EE75,2018年
By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.