如何为给定的“差分阻抗”布置PCB走线

这是试图针对以前提出的主题（仅在特定情况下）提出良好的一般性问答。

在为具有指定“差分阻抗”的差分信号对布置PCB板之前，您能描述一下我需要知道的吗？

差分对用于各种高速串行总线，包括USB，MIPI，RS-422，RS-485，PCI Express，DisplayPort，LVDS，HDMI等。

“差分阻抗”的定义是什么？在PCB板上，是否需要像对电缆中的差分对那样绞合或交替布线？每个长度匹配的迹线的阻抗是“差分阻抗”的一半，还是更复杂？给定最大信号频率，长度匹配必须有多接近？

可能有帮助的参考文献：

• 差分对路由
• 差分阻抗…最终简化了

我将尝试简要地回答这个问题，但是Eric Bogatin的《信号和功率完整性-简化》是解决此类问题的重要资源。

您已经列出并描述了几种非常高速的协议，这些协议的信号边沿速率在数百皮秒的范围内。这意味着即使只有几英寸的走线也可以被认为是电气长的，并且这些传输通道必须作为传输线进行布线。

放非常，非常简单地说，呈现出的传输线具有已知阻抗到一个高速驱动器（上的SerDes的输入/输出的串行收发器）允许数据的传输越过该行不能够与成功通信干扰deletrious信号反射。这可能表现为符号间干扰（ISI），串扰，额外的抖动，导致UI（单位间隔）无法使用以及许多其他影响。回想一下，其中一些协议（如PCIe）在低成本FR-4上比传统铜缆的速度超过了8GT / s；为了做到这一点，设计人员必须注意尽其所能为数据传输提供高质量的通道。

给定的协议（或规范）通常列出所需的特性阻抗。例如，英特尔可以要求将至强平台的PCI Express迹线路由为“ 100欧姆差分对”。这意味着他们已经对PCI Express收发器进行了质量和设计，以期望用于数据传输的100欧姆特征阻抗传输线。USB通常需要90欧姆，RS-422可以是120欧姆，以太网是100欧姆。在本文中，我将不涉及单端传输线结构，但是如下面的评论所述，以大约一阶为单位，您可以将下面每个结构的“一半”视为线对阻抗的一半。

现在，要在传统的FR-4 PCB上创建传输线结构（为了使这些东西负担得起！），我们有几种选择。对于差分迹线，我们有几种选择。假设您的走线位于顶层或底层–选项一是边缘耦合微带（我的图片是“涂层”，上面是阻焊层。从技术上讲，有边缘耦合涂层和边缘耦合）顶层/底层选项的表面-对于真正的高频RF工作，甚至存在阻焊层也是一个问题）。

根据到它下面的返回平面的距离，两条线之间的间隔以及每条线的宽度，您的PCB晶圆厂可以为您提供一种呈现目标阻抗的结构。

现在，假设您在一个内层。这里使用的结构通常是边缘耦合嵌入式微带：

与第一个相似，这个也考虑到最近的参考平面的距离。许多设计师倾向于将其高速线对埋在内部层中，以受益于铜平面的“免费”屏蔽以减少辐射。当信号层夹在两个平面层之间时，使用边缘耦合偏移带状线：

要获得这些差分结构，请联系您的PCB制造厂，并告诉他们您要寻找的差分阻抗-这是PCB叠层设计过程的一部分。制造工厂会使用实际使用的芯材和预浸材料的材料（具有不同的Er值），然后返回给您以几何形状供您使用的设计工具，例如（非实数）为“ 0.2mm在第1层和第8层上以0.15mm的间距形成厚的迹线，阻抗为100 Ohm +/- 10％”。然后，您将这些值输入到Altium中，它将智能地确保在路由对时，您已将它们称为差分，它们遵循这些几何形状。

根据设计，当您在工厂中制造PCB并将其发送给设计人员时，这些走线将导致所需的特性阻抗。您应该索取阻抗优惠券，通常是阵列外部的一块PCB，其中已经创建了传输线的重复结构，并使用TDR（时域反射仪）为您提供实际的阻抗构建。典型的公差约为10％。

长度匹配不会影响差分阻抗，并且协议之间会有所不同。存在对内偏斜（P到N）和对间/通道间偏斜（即，从PCIe Tx通道0到1）偏斜，其中后者一般比前者更能容忍不匹配。您通常会在末端附近进行分析，以添加曲折或蛇形布线，以使线对中的成员符合制造商的规范。我使用了将原始净长度转储到Excel的脚本，然后使用条件格式让我知道我在满足规格方面的工作情况（已编辑一些内容–这是一个带有不匹配模块的电路板，不匹配的载板（PCB）：

这是基于我的供应商建议的100欧姆差分对的Altium设置示例：

以下是我在学习过程中获得的其他提示，这些提示可能会帮助您以特定的顺序：

• 给定制造商的不匹配容忍度，请尽可能将其减半。在诸如PCI Express的情况下，如果您具有主机PCB和载体PCB，则（某种程度上）会在两者之间分配公差。
• 当制造具有差分阻抗的电路板时，请使用“ D代码”。使用走线宽度的百分之一或千位来区分不同的阻抗。例如，如果将90欧姆和100欧姆的宽度都叫作0.20mm，我将使90欧姆为0.201mm和100欧姆为0.202mm，并添加制造说明以说明我的工作。然后，CAM工程师可以使用他的软件轻松地挑选出对，并完成他需要的工作。

因此，在使用暗示差分走线路由的协议/要求开始下一个PCB项目之前：

1. 确定所有要控制的不同阻抗，以及它们将位于什么层上（即，您的信号层是什么）。
2. 请与您的制造厂联系以获取上述信息，并与他们合作为您的项目定义堆叠并获得所需的几何形状。或者，如下面的评论所述，使用适当的材料和其他信息，您的EDA工具可能能够为您提供所需的几何形状。
3. 根据步骤2中的数字，使用适当的规则设置CAD工具。
4. 为线对定义网类并走开！
5. 利用脚本或类似脚本生成报告，以显示配对内/配对内不匹配以及它们是否在规范内。

差分阻抗受线对两侧之间耦合的影响。通常，PCB差分对在PCB层的特定配置内的特定间隙处并排并行布线。如果两侧之间没有耦合（它们之间的距离足够远），那么差分阻抗就恰好是任一侧的单端特性阻抗的两倍。由于两侧耦合更紧密，因此差分阻抗与这种情况的差异更大。也许是我的这个博客中的一些基本见解：https : //blog.zuken.com/routing-pcb-differential-pairs/