如何在四层PCB中放置去耦电容器？

我搜索了有关去耦电容器放置的技术文档，其主要思想如下图所示：

我认为这是合理的，但是我必须将去耦电容器和MCU放在同一层吗？我放置其他设备不方便。所以我选择将去耦电容放在底层

我的PCB是四层（signal-power-gnd-signal），当我拆分电源和gnd层时，上图中靠近MCU引脚的两个过孔将不包含在电源和gnd层中。它具有与图一中的情况f相同的良好性能吗？在这种情况下，我是否必须考虑过孔的电感？

这是一个要分析的复杂问题，仅当您在没人知道如何解决的特定产品上以特定频率遇到问题时，该问题的许多部分才重要。

尽管这个答案只是一个侧面，但它解决了一些假设。我们在谈论旁路电容，它只关心高频噪声而不消耗大功率。最好使用整体式陶瓷盖来处理高频噪声（ESR不用担心，因为它只是可以实现的最小阻抗）。较大的功率通量需要较大的钽电容。在此处查看频率性能：

您可以使用SFR（自谐振频率）来发挥自己的优势。如果您遇到1 GHz时钟泄漏的问题，可以先添加另一个自谐振旁路电容，该电容比1Ghz高一点。0402 10pF（根据经验，而不是来自图表）在1Ghz附近相当自谐振。

但是，这只是故事的一部分。在更高的频率下会发生什么？所安装的电感起着一定的作用，这也是布局在板中各层之间起作用的地方。例如，板上带有SMD盖的电源层和接地层具有以下已安装的电感环路模型-以红色显示：

在FR4中2个平面（功率/ gnd）的示例中，您可以看到在高频下，即使电容器的安装也会产生很大的不同。黑色迹线没有盖。蓝色和红色表示两种不同的安装拓扑，这些拓扑显示不同的安装电感。

反共振可能会导致更多问题。您可能会认为自己不在乎1GHz +噪声，但FCC可能会这样做，如果您想在数字500Mhz信号上获得干净的边缘，那么该方波将需要大量谐波。例如，上升时间为0.5nS的100Mhz时钟至少需要900Mhz谐波。

那么包装本身呢？您已经有了输出驱动器，输入引脚，接合线，接地引脚，电源引脚...（fyi ecb = pcb）

完整的模型看起来像这样（包括交叉耦合效应）。模腔平面是表示模具的位置。（忽略封装旁路盖等效L + R的部分-该位用于将ic与板载旁路结合在一起，这个问题不是这种情况）。

使用微波探头，高频网络分析仪和特殊的TDR校准装置，可以评估封装在电源/接地层和交叉耦合方面的影响。

现在，最重要的是我们有关于在哪里设置上限的问题。我找到了霍华德·约翰逊（Howard Johnson）的一篇不错的文章，该文章展示了如何建立系统模型以及如何分析和测量它。这是一个示例布局，以及如何查看每个部分并对其进行优化。

不幸的是，该介绍没有涉及您的IC到通孔或IC到通孔的特定情况。您可以使用该模型，看看哪一个提供了更多的旁路，但请记住帽效应以及接地平面的功率。我敢打赌，如果芯片的噪声源最小化，那么假设盖的通孔也像情况F一样对称，那么使芯片和盖之间的所有电感最小化将提供最佳结果。

编辑：我想到我应该总结所有这些信息。从讨论中您可以看到，高频工作有很多方面需要仔细考虑：

• 选择的电容器类型（包装尺寸，材料和价值）
• 电源接地层本身的电容和反谐振
• 电容器安装电感（有特殊的SMD高频电容封装，如ICD / X2Y）
• 数字设计需要惊人数量的高频谐波
• IC封装类型
• 最后是布局

情况F通过和优化了uC噪声源的上述布局模型。大号1 = 大号3 = 中号我Ñ 我米ù $L_2=L_4=0$$L_1=L_3=minimum$

从与David的讨论中关于BGA的评论中可以看出，在BGA上将旁路置于带有过孔的电路板背面可以，而且通常是最佳选择。这是因为，即使您也可以真正减小，并且整体解决方案比不使用过孔对旁路电容进行长走线更好。此外，BGA封装形式的电感较小，有助于旁路。L 1 = L 3 = s m a l $L_2=L_4\ne0$$L_1=L_3=small$

此外，该模型还说明了为什么布局应尽可能对称，以使旁路电容最有效地通过保持接地路径和电源路径尽可能相似来减少接地反弹和电源尖峰。

放置电容器的目的是降低电源轨的交流阻抗。您想做所有这些事情：

• 最小化阻力
• 最小电感
• 最大化电容

假设走线长度相当短且较粗，则电阻相对于电感可以忽略不计。添加更多的电容很容易。最小化电感是困难的部分。

精确计算电感很复杂，但是有一个经验法则更简单：电感与电流流过的环路所包围的面积成比例。由于在高频下，电源轨的电感（不是电阻）是更大的阻抗，因此您的目标是确保通过去耦电容的电感低于通过其他所有电感的电感。理想情况下，从本质上讲，因为您实际上要制造的是一个滤波器，该滤波器可以衰减由IC产生的高频噪声到电源轨。

^{模拟此电路 –使用CircuitLab创建的原理图}

如果将C1放在底部，则将要求噪声电流通过通孔，从而在L3处增加了更多的电感。比放在顶部更糟，但是足够好吗？这将取决于您的应用以及您可以承受的噪声量。

如果按照建议的布局设计有四个过孔，则最好将所有四个连接到电源层。另外，使它们尽可能靠近焊盘，这样您甚至不需要走线即可连接它们。这将使总电感最小。您无需担心使噪声电流“通过”电容器。电源轨（L2）的电感将迫使高频电流执行此操作，因为电源轨更大，回路面积也更大。相反，应专注于最大程度地减小电容（L1，L3）的电感。

此外，请记住，尽管增加L2会改善滤波器，但如果通过将连接电容器和电源层的过孔移到远处（例如在示例F中）来进行滤波，则可以通过在其中包括一个环形天线来实现。您的布局。这将使您的EMI性能更差，接地弹跳也更差。如果必须在此处增加阻抗，请使用低泄漏的电阻器或电感器。但是，我很少认为这是必要的：检查一些非常高速的布局，例如CPU周围的PC主板，并且您不会发现任何L2或R2超出了布局不可避免和固有的范围。如果要添加另一个组件，为什么不添加另一个去耦电容器，它将使电容增加一倍，并将不希望的电感减半？

电荷流经许多路径。

我尝试描绘出每次芯片通过一对电源引脚（一个正极，另一个GND）拉动电源脉冲时电子行进的路径。对于整个板上的每个电容器，电子都沿着一个闭合路径（一个电路）从该电容器经过某个路径传播到一个电源引脚，然后从另一个电源引脚传回相同的电容器。

该闭合路径的总环路面积与其电感成正比。

阻抗较小的路径将自动携带更多电荷。只要您提供至少一条具有低阻抗的路径，电荷就会自动利用它。

如果该路径包括一些较宽的导体（例如接地平面），则有许多可能通过该平面的路径。在脉冲开始时，电荷将自动利用通过该导体的任何特定路径，从而最大程度地减小环路面积和电感，这是一件好事。

我有一个PCB，其中ADC的电容器与ADC在电路板的另一侧。取下那些电容器，并在电路板同一侧的ADC的电源引脚上加上多余的电容器后，我测量到的噪声明显降低。我的理解是，改进完全是由于消除了过孔电感。

上图中靠近MCU引脚的两个过孔将不包含在电源和接地层中。

似乎有4种情况。

1. 电容器位于电路板同一侧的IC电源引脚两端。环路从一个电源引脚中的电容器到另一个电源引脚，再回到电容器。对于大多数芯片，这使环路面积最小，从而将电感降至最低。
2. 电容器位于电路板的另一侧，电容器和芯片之间的4个过孔连接到电源和GND平面。环路从电容器通过一个电源引脚中的并行2个过孔，通过另一个电源引脚，通过另外2个并行的过孔，回到电容器。
3. 电容器位于电路板的另一侧，电容器和芯片之间的2个过孔连接到电源和GND平面。环路从电容器开始，通过一个电源引脚中的一个过孔，再通过另一个电源引脚中的另一个电源引脚，回到电容器。
4. 电容器位于电路板的另一侧，电容器与芯片之间的2个过孔与电源和GND平面小心隔离。其他2个过孔将电容器连接到电源和GND平面。隔离过孔以使其不连接到电源或GND平面只会增加总的网络阻抗，使接地弹跳更糟-我看不出有任何理由这样做。

（2）和（4）将通孔布置在完全相同的位置，并占据完全相同的空间。

某些高速数字设备和某些高精度模拟设备需要您使用（1）-其他选项根本不起作用。此类器件通常会在数据手册中特别提及。

某些设备在选项（2）或（3）下可以正常工作。它们的接地弹跳和EMI / RFI / EMC都更差，但是如果结果仍远低于FCC限制并能正常工作，则可能值得这样做，以简化布线。

编辑：

Stevan Dobrasevic。 “ 图2 MPC55x双面组件放置应用”中的“飞思卡尔半导体AN2127 / D：基于MPC500的汽车动力总成系统的EMC准则 ”建议情况2：电容器与处理器位于电路板相反侧，与处理器和每个电容器都通过多个过孔直接连接到正极和GND平面。

去耦是工程学中最少了解的主题之一。

“避免PCB 上的噪声”提供了一些避免PCB上的噪声的技巧。特别是， 亨利·W·奥特（Henry W. Ott）撰写的“混合信号pcb的分区和布局”准确显示了“噪声电流”的位置，并解释了为什么仔细隔离接地有时会使情况变得更好一些，以及如何解决实际问题（并进行连接所有地面一起形成一个坚实的地面是最好的。小心地将过孔（或GND平面的任何其他部分）与GND平面隔离会适得其反。

（a）路径均是最小电感的路径，无论您是否仔细将过孔与GND隔离都无关紧要-无论是否与GND连接，它们中的大多数都沿相同的路径传播。或（b）某些其他路径的环路面积较小，因此电感较小，在这种情况下，仔细隔离过孔与GND会使该电感恶化（更大）并使EMC / EMI / RFI恶化。

放置去耦电容器的几件事：

1. 它在物理上必须尽可能靠近IC的电源引脚。
2. 将去电容连接到PWR和GND通孔的走线必须粗而短。
3. 接下来是应该放在顶部还是底部？答案是：封盖必须放置在靠近电源平面的地方，以便可以轻松利用电源将其传送到IC。例如：如果TOP的第2层是电源平面，则将IC放置在TOP层上;如果TOP的第3层是电源平面，则将IC放置在底层。这点仅对非对称PCB堆叠有效，因为环路面积保持不变用于对称堆积。
4. 由于去盖电容器也可以用作存储电荷的容器，因此钽电容SMD等较小ESR（有效串联电阻）值的电容器比通孔电容器具有更好的性能。