11 我已经阅读了Wikipedia文章三态逻辑,但还不够清楚。关于什么是三态电路,更简单的解释是什么? 我们何时何地使用它?CMOS与三态电路有什么关系? digital-logic — 德斯普雷·费梅 source electronics.stackexchange.com/questions/2443/tristate-a-pin — dext0rb 2013年
20 正常推挽输出通过打开一个输出晶体管而另一个关闭晶体管来驱动输出高电平或低电平。三态输出可以关闭两个晶体管,从而有效地完全切断输出。这允许同一条线上的另一个输出将其驱动为高电平或低电平,而不会在芯片之间造成短路。 三态输出可通过BJT或MOSFET来实现,因此它们与CMOS之间没有直接关系。 — 伊格纳西奥·巴斯克斯(Ignacio Vazquez-Abrams) source
0 三态可被视为数字引脚的高阻抗状态,其出生时为0或1 (理想情况下,“ 0” = gnd =接地短路=非常低的阻抗)(“ 1” = 5V [ttl] =短路至vcc)。 当您将处理器引脚定义为输入时,通常会变为高阻抗(三态)以侦听到达的数据,可能是按下按钮或串行数据,脉冲等。 — m33600 source 1 实际上三态指的是输出,与两个氮和磷沟道FET截止。 — 抵抗