Questions tagged «cache»

4
仅使用内部缓存作为RAM,CPU可以仅使用电源和ROM来工作吗?
具有片上高速缓存RAM的CPU(例如Intel i3 / i5 / i7 / Xeon)能否将其用作唯一的功能RAM,而无需附加任何外部存储库? 还是必须有外部RAM,并且不能单独访问或使用缓存? 现代台式机/服务器CPU的内部缓存RAM通常比1990年代许多计算机的整个系统内存都要多,因此应该有足够的运行简单代码的空间。 诸如6502之类的存在于缓存之前的CPU将无法执行任何操作,因为内部CPU RAM仅占地址计数器和累加器的几个字节。 这不是运行任何现代操作系统的问题,而是运行编程到自定义ROM中或使用十六进制输入键盘手动输入的简单代码。

5
缓存怎么能这么快?
这是缓存基准的屏幕截图: 在基准测试中,L1缓存的读取速度约为186 GB / s,延迟约为3-4个时钟周期。这样的速度怎么达到? 在这里考虑内存:理论上的最大速度为665 MHz(内存频率)x 2(双倍数据速率)x 64位(总线宽度),大约为10.6 GB / s,接近于9.6 GB / s的基准值。 。 但是,使用L1高速缓存,即使我们可以在处理器的最大频率(3 GHz)的每个周期读取数据,我们也需要大约496条数据线来实现这样的吞吐量,这听起来是不现实的。这也适用于其他缓存。 我想念什么?我们如何根据其参数计算缓存的吞吐量?

4
为什么L1缓存比L2缓存快?
我试图理解为什么某些CPU高速缓存的内存比其他的快。将高速缓存存储器与主存储器之类的存储器进行比较时,存储器类型(SRAM与DRAM)和可能影响访问速度的局部性问题(片上存储器与必须穿越存储器总线)存在差异。但是L1和L2通常在同一芯片上,或者至少在同一芯片上,我认为它们是同一类型的存储器。那么为什么L1更快呢?
14 memory  cpu  cache 

2
是否缓存了页表遍历?
在具有硬件TLB管理的微处理器(例如Intel x86-64)上,如果发生TLB未命中并且处理器正在页表中,这些(片外)内存访问是否会通过缓存层次结构(L1,L2等)进行访问。 )?
12 memory  cpu  cache 

By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.