3
8层PCB的PCB堆叠
我们正在考虑为我们正在设计的8层PCB提供以下堆叠。 我们想要的这种叠加方式是将信号路由到大约 在第6层上使用8mils的迹线之间的间隔，使3ns的上升时间达到-26dB左右。 问题： Lyr5＆Lyr6和Lyr6＆Lyr7之间的3mil间距是否常见？ 你们看到这种堆叠有任何可能的电气或制造问题吗？
10
stack-up