Questions tagged «trigger»

我正在研究8085微处理器体系结构，“边缘触发”和“电平触发”一词确实使我非常困惑。有人能用外行人的话解释我吗？ 在研究名为RST 7.5，RST 6.5，RST 5.5和TRAP的8085的中断时，我遇到了这些词，它们使我感到困惑。在这里，我附上了我正在阅读的文档链接，并提到了我的混淆图。 在文档RST 7.5-> Edge触发RST 5.5-> Level触发中。TRAP->边沿触发和水平触发。（为什么？这有什么区别吗？）。 文件连结

35 interrupts  8085  level  trigger 

我试图理解为什么边缘触发优先于电平触发。在我的书中并没有明确解释。在网上搜索之后，我发现边缘触发对毛刺不敏感，而电平触发则很敏感。这是什么意思？ 我也无法理解以下内容：“如果时钟对电平敏感，则新的会冲过逻辑网络并更改输出。为避免这种情况，我们需要一个短脉冲来捕获输出并将其保持恒定。但是这种短脉冲不容易产生，因此我们需要进行边沿触发。解决了反馈问题，因为没有足够的时间让新的输出在单个上升沿的持续时间内返回到输入。问ñ问ñQ_n 我不明白为什么输出不会急于触发电平，为什么我们需要短脉冲来保持输出。 其次，由于水平触发的持续时间比边沿触发的时间长，因此存在反馈问题，在前者的情况下，输出将再次反馈到输入，并且只要时钟有效，它就会继续这样做。 。反馈问题是什么？ 但是如何在边缘触发中解决呢？如果下降或上升的时间很短，那么输出将如何传播到所有门？就像是，一旦应用了边沿触发，输出将通过所有门传播，并且仅在下一个时钟沿才考虑下一个输入？

18 clock  level  trigger 

我正在学习有关数字示波器的更多信息（以前只能在模拟示波器上工作），并且遇到了触发灵敏度的设置，用表示为0.30 div。 泰克给出以下描述： 示波器将在DC到50 MHz的频率范围内触发0.35格幅pp的信号。当频率超过50 MHz时，信号必须更大（幅度更高）才能触发仪器。在3 GHz时，信号的振幅必须至少为1.5格。触发灵敏度通过正弦波输入指定。 我很困惑，因为我认为触发电平（为触发选择所需幅度的水平条）是是或否类型的事件。波形达到或未达到电平。 我正在使用的DSO手册（BK 2542B）根本没有很好地说明此设置：“通过旋转输入旋钮设置触发灵敏度。” 我怀疑它仅适用于脉冲和视频等触发类型，但是无论类型如何，灵敏度都会显示在触发菜单中。

11 oscilloscope  trigger 

我正在学习如何使用入门级数字存储示波器分析SPI总线时钟和数据。我正在使用BK Precision 2542B来测量使用ARM微控制器的Netduino的时钟和MOSI线的输出。 在此图中，我在通道1（黄色）上有时钟，在通道2（蓝色）上有MOSI。触发器设置为使用通道1，使用1.44V的上升沿触发器。时钟方波幅度约为3.3V。 触发指示器水平位于显示屏的中央，但左侧有一个脉冲。我期望时钟的第一个脉冲在触发位置开始。我知道数字存储示波器可以让您看到触发前和触发后的事件，但是我很困惑为什么第一个脉冲不在我预期的位置。 我对触发的理解不正确，还是我只是在使用一个奇怪的示波器？ 编辑：脉冲序列的宽度为300μs，以2ms的间隔重复，我的触发释抑值为500μs。调整释抑并没有改变一个脉冲在触发之前的事实。 编辑2： 经过对信号的更多分析（包括使用模拟示波器）后，我认为我确定有时脉冲持续时间约为350μs，而不是300μs。这可能是代码生成帧中的故障。 我发现352μs的延迟时间会产生预期的结果，但是在触发之前，偶尔会有一个额外的脉冲。 我记录了一些帧以显示不存在和存在的脉冲： 如果我将水平时基设置得足够长以查看脉冲的持续时间，则它们之间似乎总是存在至少1.7ms： 因此，尽管我认为超前脉冲是源头上的“毛刺”造成的，但我仍然不确定触发释抑>360μs仍如何产生意外的超前脉冲。

10 spi  oscilloscope  trigger