电路的最小树宽

用于计算MAJ的电路的最小树宽是多少？$\{\wedge,\vee,\neg\}$

这里MAJ输出1，如果至少一半的输入是。$:\{0,1\}^n \rightarrow \{0,1\}$$1$

我只关心电路的大小（应该是多项式），并且即使输入门的扇出可以是任意的，输入也只能读取一次（这会严重影响电路的树宽-分支）从Barrington定理从MAJ（解释为倾斜电路，无济于事）。当然，树宽是最关键的。我不关心的深度或任何其它参数。Ñ Ç$\in$ $\mathsf{NC}^1$

MAJ的一些常见电路包括：

• 华莱士树电路（例如此处的定理8.9 ）使用3-to-2技巧将MAJ放在？$\mathsf{NC}^1$
• Valiant的MAJ 单调电路（例如此处的定理4 ）$\mathsf{NC}^1$
• $\log^{O(1)}{n}$深度排序网络，例如Batcher排序
• AKS分拣网络

它们中的任何一个是否有界甚至是多对数树宽？

或者实际上

是否有理由相信MAJ没有限制的树宽电路？

请注意，即使没有通过JansenSarma进行一次读取的规定，也可以通过电路来计算由有界树宽电路计算出的每个函数。因此，这种电路系列的难以置信性将表明，在一次读取电路的情况下，可以进一步加强这一界限。$\mathsf{NC}^1$

回答萨米尔一半的问题。

令为DAG，而为两个顶点子集。我们用表示中所有边的集合，其中一个端点在，另一个端点在。如果是顶点的总顺序，则让 表示的宽度的在线宽度定义为 $G=(V,E)$$V_1,V_2\subseteq V$$G$$E(V_1,V_2)$$G$$V_1$$V_2$$\omega = (v_1,...,v_n)$$G$ ω ģ ø 瓦特（ģ ）= 分钟

$$\mathbf{ow}(G,\omega) = \max_{i}\; |E(\{v_1,...,v_i\},\{v_{i+1},...,v_n\}|$$ $\omega$$G$G ^ g ^ Ç 瓦特（ģ ）ģ 吨瓦特（ģ ）≤ p 瓦特（ģ ）≤ Ç 瓦特（ģ ）≤ Ô 瓦特（ģ ），p 瓦特（ģ ）吨瓦特（ģ ） $$\mathbf{ow}(G) = \min_{\omega}\; \mathbf{ow}(G,\omega),$$ 其中最小值是所有顶点的拓扑顺序。注意的cutwidth的传统概念，被类似地定义，所不同的是最小被接管的所有可能的排序，无关的顺序是否是拓扑与否。我们具有以下不等式序列： 其中和分别是pathwidth和的树宽。$G$$G$$\mathbf{cw}(G)$$G$ $$\mathbf{tw}(G) \leq \mathbf{pw}(G) \leq \mathbf{cw}(G)\leq \mathbf{ow}(G),$$ $\mathbf{pw}(G)$$\mathbf{tw}(G)$$G$

我们声称可以在线宽度并因此在树宽计算位的奇数。该电路模拟一种在线算法，该算法一次读取一个输入位，并且仅当时，才将添加到具有位的计数器中。开始时，计数器初始化为$n$$O(\log n)$$O(\log n)$$b$$b$$O(\log n)$$b=1$$0$。最后，当且仅当计数器的值大于n / 2时，电路才接受。很容易看出，将一个加到计数器寄存器的电路ADD的门可以按拓扑进行排序，使其具有恒定的在线宽度，因为该电路只需要执行一个进位操作即可。整个电路是一系列电路 ，其中的输出插入到的输入，而的输出插入到输入COMP。现在，如果我们对整个电路进行拓扑排序，以使所有栅极出现在栅极和所有栅极之前，$C=(ADD_1,ADD_2,...,ADD_n,COMP)$$ADD_i$$ADD_{i+1}$$ADD_n$$C$$ADD_i$$ADD_{i+1}$$ADD_n$出现在COMP的门之前，然后此拓扑顺序具有在线宽度。我的论文的图1中说明了这种构造，以显示可以按对数的在线宽度进行概率放大。$O(\log n)$

Obs：电路C的深度为。$O(n)$

回答问题的另一半-这是一个下限的证明草图，其中为常数的树宽。界限与电路的大小或任何其他方面无关。在参数的其余部分是电路，是的树宽和是输入门的数目。$c \cdot \log n$$c$$C$$t$$C$$n$

第一步是对有界树宽图使用平衡分隔符引理。电路的栅极（包括输入栅极）可以分为三部分，和，使得并且和都至少包含输入门，并且和之间没有弧（导线）。$L$$R$$S$$|S| \leq t+1$$L$$R$$n/3-|S|$$L$$R$

在证明的其余部分中，我们将使用的电路的唯一属性是该划分-因此，证明实际上为如上所述的平衡分隔符的大小给出了下限。$S$

有了，我们可以从构造电路，如下所示：对于每个门，还要再增加两个门和，并使和馈入。对于从所有导线，请改为将它们放入。对于从所有导线，请改为将它们放入。令 $(L,S,R)$$C'$$C$$g$$S$$g_L$$g_R$$g_L$$g_R$$g$$g$$L$$g_L$$g$$R$$g_R$

$$S' = \{g, g_L, g_R : g \in S\}.$$

对于以下情况，如果（a）输入门的分配使输出为真，并且（b）输入门的分配设置了所有的，则对的分配中的每一个都使电路输出1。门。称这些电路，，为。注意，电路自然地分成两个子电路和，使得仅取决于的输入门，仅取决于的输入门。$2^{|S'|}$$S'$$C'$$S'$$C_1$$C_2$$C_3 \ldots C_x$$x \leq 8^t$$C_i$$C_i^L$$C_i^R$$C_i^L$$L \cup S'$$C_i^R$$R \cup S'$，并且对于任何分配到输入门我们有。$C_i = C_i^L \wedge C_i^R$

由于对输入门的每个分配都与对发生的情况的某些猜测一致，因此我们得到。因此，我们将电路重新编写为（扇入）AND的（扇入）OR，其中“与”门号被馈和的输出。$S'$$C' = C_1 \vee C_2 \vee C_3 \ldots \vee C_x$$C$$8^t$$2$$i$$C_i^L$$C_i^R$

令为最上层AND门的集合。我们将首先证明。这给出了的简单下界。然后，我们将证明一个更好的界限。$Z$$2^{|Z|} \geq n/3-|S|$$\log \log n$$t$

---

假设，并且假设该wlog包含比更少的输入门。那么和都至少包含输入门。根据信鸽原理，存在两个不同的数字和，从而对的输入门有两种不同的分配，一种将门设置为true，一种将门设置为，从而使电路，全部输出相同的东西。但是在存在对输入门的分配$2^{|Z|} < n/3-|S|$$L$$R$$L$$R$$n/3-|S|$$i$$j$$L$$i$$j$$C_1^L$$C_2^L \ldots C_x^L$$R$这样，如果中的门设置为true，则MAJORITY输出为FALSE ，而中的门设置为true，则MAJORITY输出为TRUE 。这是一个矛盾，因此 表示树宽至少为。$i$$L$$j$$L$$2^{|Z|} \geq n/3-|S|$$\log \log n$

---

现在，我们展示一个更好的界限：。假设wlog即包含比更少的输入门。那么L和R都至少包含输入门。考虑对的“全假”分配。假设是必须设置为true 的最小输入输入门，以使MAJ输出TRUE（假定所有都设置为false）。$|Z| \geq n/3-|S|$$L$$R$$n/3-|S|$$L$$r$$R$$L$

由于设置所有假和准确的输入门为true品牌MAJORITY输出，必须有一些使得输出TRUE，wlog这。输入少于真实输入门的所有分配必须将设置为false。由于设定的输入门为true和的输入门为true品牌MAJORITY输出，设置个栅极的至少一个为真必须r R 1 i C L i C L 1 R r C R 1 1 L r - 1 R 1 1 L C L i i ≠ 1 i = 2 R r - 2 C R 2 r | Z | ≥ [R ≥ ñ / 3 - | S | Ç ⋅ 日志Ñ $L$$r$$R$$1$$i$$C_i^L$$C_1^L$$R$$r$$C_1^R$$1$$L$$r-1$$R$$1$$1$$L$$C_i^L$对于。我们可以假设。然后，所有最多将输入门设置为true的赋值必须将设置为false，依此类推-我们可以将此参数重复次。但这意味着，为赋予下界。$i \neq 1$$i=2$$R$$r-2$$C_2^R$$r$$|Z| \geq r \geq n/3-|S|$$c \cdot \log n$$t$

[我知道此草图在某些地方会有点手摇，请问是否有不清楚的地方...]