如何防止运算放大器饱和？

如果反馈断断续续，如何防止运算放大器进入饱和状态？

例如，在该电路中（现实生活中问题的简化情况），运算放大器充当负载的电流源，但有时负载可能会断开。

断开负载后，运算放大器输出将进入正轨，并且运算放大器将进入饱和状态。重新连接负载后，运算放大器将花费额外的时间来开始调节电流，然后转换到预期的电流设定点。根据运算放大器的不同，从饱和状态恢复的时间可能会很长。流经负载的电流是该时间段内的最大电流（哎呀）。

在这种情况下如何避免饱和？反馈网络是否还有其他组件可以做到这一点？也许某种输入或输出限幅电路？是否有运放会使用内置电路从本质上限制其输出（或输入）电压，使其远离电源轨？

从运算放大器输出连接到反相输入（可能使用串联std二极管）的齐纳二极管，并且不通过S1开关再加上从Vsense到反相输入的电阻将限制Vout +偏移。如果这是双电源，则齐纳二极管将对称地做同样的事情。

当Vout接近Vzener时，会提供负反馈。从OA-到Vsense的电阻必须足够大，以使齐纳二极管起主导作用，而使Rsense的影响最小。
1K应该可以，但是对于低Rsense而言，像100 x Rsense这样的东西应该可以妥协。低输出偏差下的齐纳泄漏应为“低”。当连接负载时，采用更复杂的电路实施相同原理的更优雅的解决方案将产生真正最小的影响。

添加：

中心不能容纳！*我知道我应该添加额外的:-)。我考虑过评论频率响应，但没有。正如WhatRoughBeast指出的那样，齐纳二极管需要考虑电容，尽管在大多数情况下效果可能很小。例如，假设Risol = 1k，如果Czeners = 1 nF，则时间常数为t = RC = 1000 x 10 ^ -9 = 1 uS。100 R时为0.1 uS。这是重要还是重要取决于应用程序。

齐纳电容随（至少）型号，施加的电压（正向或反向）温度，频率而变化。实际值可能相差很大，但是1 nF似乎是一个很好的经验法则。低电容版本可用。

在电压<< Vzener上，正向偏置齐纳与反向偏置齐纳串联的效果作为练习留给学生。

这份69页的RENESAS应用笔记 很好地概述了齐纳二极管的特性。第29-31页提供有关齐纳电容方面的信息-大量图表显示了电压与电容的关系示例。

系列：
.............. 0.1 V时的电容
HZS-LL .... 1-10 pF
HZS-L ..... 10-40 pF
HZS ...... 。30-200 pF HZ ......... 30-200 pF

但是，该较早的ONSEMI应用笔记TVS / Zener理论和设计注意事项在某些情况下指出的值在1至10 nF的范围内。电容从第34页开始。

这些齐纳二极管的电容比1MHz下0V（典型值为150pF）时的电容低得多。电容随着反向电压的增加而下降。

以下是一些专为低电容设计的ROHM齐纳二极管。

保持运算放大器饱和的唯一方法是提供内部反馈环路。

这可以通过将开关从SPST更改为DPST类型并添加本地反馈电阻Rfb来完成。

当SW1和SW2打开时，Rfb将提供反馈。Rfb的值将比RLoad的值大得多，因此在关闭开关的情况下，RLoad和Rsense将占主导地位。例如，如果RLoad为1k Ohm，则Rfb可能为100k Ohm。

您知道S1何时打开以及何时关闭（或打开）。创建一个S1b（S1的倒数）信号，并在以下情况下使用它：

您的运算放大器要么是差分的（您将提供一个简单的图表），要么是差分至单端的。无论哪种情况，您都可以将

1-差分放大器中的差分输出2-到差分分支中内部节点的单端输出。

当然，这会扼杀增益，但一切都会被适当偏置，放大器不会饱和。

我们一直在电路中这样做。这很简单，而且有效。

最简单的解决方案是将负载与某种非线性网络并联，例如两个串联的齐纳二极管，两个背靠背LED或两个二极管。当然，泄漏会从负载中吸收电流，因此可能会或可能不会产生可接受的性能。

可以使用具有此限制的运算放大器，但是它们并不是那么普遍。您也许还可以找到恢复时间较短的常规运算放大器。

您应该检查为什么要以这种方式将运算放大器从负载上断开。如果要关闭电流，将正输入驱动为0会更好。

您总体上想做什么？为什么您认为必须断开负载与运算放大器输出之间的连接？向后退两级，并说明实际情况。